CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .58 .59 .60 .61 .62 2663.64 .65 .66 .67 .68 ... 4323 »
  1. fre_count

    0下载:
  2. 基于等精度测量的频率计,结合单片机使用,说明详细。-Based on the measurement precision frequency meter, etc., combined MCU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:344.3kb
    • 提供者:langyu
  1. pinlvji

    0下载:
  2. 8位十进制频率计,通过验证,目标芯片EPF10KLC84-4
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:344.33kb
    • 提供者:ella
  1. VerilogPHDL

    0下载:
  2. Verilog及其VHDL相应的代码风格和各种实例,包括夏宇闻书中的全部源代码-code style of Verilog and vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:344.37kb
    • 提供者:姜思佳
  1. dds_8bit

    1下载:
  2. rom地址宽度8位,256个正弦波数据。频率控制字可以步进,具有清零功能。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:344.4kb
    • 提供者:eroad
  1. hw3

    0下载:
  2. Write VHDL codes to model an 8-bit counter that counts every second. It counts from your last two digits of your student ID to your next two digits of your student ID. If the last two digits are greater than the next two digits, the counters counts d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:344.44kb
    • 提供者:vinay
  1. fpga_ladybug_2.1

    0下载:
  2. 珍藏多年视频GAME之VHD学习资料,超傎-VIDEO GAME STUDY
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:344.44kb
    • 提供者:jonson
  1. my_lcd3

    0下载:
  2. 液晶显示1602,可以改变显示的位置和闪烁方式-Liquid crystal display 1602, can change the display location and flashing mode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:344.47kb
    • 提供者:JJ
  1. Port-RAMs

    0下载:
  2. 介绍双口ram功能,进一步了解在fpga上怎么设计一个双口ram-Introduced the dual-port ram function to learn more about the fpga on how to design a dual port ram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:344.49kb
    • 提供者:吴越强
  1. zqhcq

    0下载:
  2. 总线缓冲器在总线传输中起数据暂存缓冲的作用-Bus buffer bus transfers the data from the temporary buffer in the role of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:344.5kb
    • 提供者:刘大成
  1. led_24_terminal

    0下载:
  2. 这是一段用VHDL语言写的24进制计数器,用数码管显示,我用了例化语句,分为24进制计数器模块,十位译码,个位译码,用cycloneII ep2系列实验板验证,能计数0~23。此程序还可以修改为100以内任何进制计数器。-This is a written in VHDL language 24 a binary counter, using digital tube display, I used the instantiated statements, divided into 24 hex
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:344.53kb
    • 提供者:高安
  1. cl6017s

    0下载:
  2. datasheet CL6017S_FM_tuner_i2c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:344.55kb
    • 提供者:wd
  1. caidengkongzhiqi

    0下载:
  2. 一个使用vhdl语言设计的彩灯控制器,使彩灯(LED管)能连续发出四种以上不同的显示形式;多种花型可以自动变换,循环往复;彩灯变换的快慢节拍可以选择;具有清零开关。-A lantern controller design using vhdl language, lantern (LED tube) can continuously send more than four different display forms kinds of flowers can automatically tr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:344.57kb
    • 提供者:陈小龙
« 1 2 ... .58 .59 .60 .61 .62 2663.64 .65 .66 .67 .68 ... 4323 »
搜珍网 www.dssz.com