资源列表
Verilog-HDL-based-signal-generator
- 应用Verilog进行编写四种波形发生的程序，并结合DE2板与DVCC实验板上的D/A转换器在示波器显示出波形。初步了解Verilog的编程及DE2板的应用，加强对其的实际应用操作能力。-Verilog waveform application process for the preparation of the four occurred, combined with D DE2 board and DVCC experimental board/A converter in the osci
ALU
- 一个全的alu， 可以学些东西，对初学者有用-alu, can learn some things, useful for beginners
DDS.rar
- 基于EPM7128的数字合成信号发生器（DDS）设计。通过对EPM7128编程，组合出地址累加器、数据锁存器、256*8位ROM空间。外接DA可实现正弦波输出功能,EPM7128-based signal generator for digital synthesis (DDS) design. EPM7128 through programming, the combination of address accumulator, data latches, 256* 8 ROM space.
serial
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。 串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值 是0x104，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通 信同步-The mod
ad574
- vhdl编写，完成了对ad芯片ad574的控制，并将转化的数据存于fpga的内部存储器中，然后在发送出去。-vhdl prepared, completed ad control chip ad574, and conversion of data stored in the fpga internal memory and then sent.
CNT6
- 用vhdl实现六位数值加法，用quartus||实现编译下载-Using vhdl six numerical addition, with the quartus | | realized compiled download
ALU
- This code contains three architech for only entity
VHDLled
- 用VHDL设计出一条“蛇”，在一排（四个）七段数码管上以八字形绕圈子，并能通过按键改变其运动方向-VHDL design a " snake" figure eight in a row (four) seven-segment digital tube to beat about the bush, and through the buttons to change its direction of motion
PS2
- 用VERILOG描述了ps2接口，数据如何通过ps2协议进行传输的-VERILOG descr iption ps2 interface, data, how the ps2 protocol for transmission of
clock24
- 这是一个数字时钟的Verilog程序 仿真通过 能实现秒 分 时 计时-This is a digital clock Verilog simulation process can be achieved through the TDM time seconds
suoxianghuan
- fpja的锁相环，我自己当时也没有做到完全锁相，可以给其他同学们作一个参考，-fpjade suoxianghuan
pli_handbook_examples_pc
- The Verilog PLI Handbook(contained code)