CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .57 .58 .59 .60 .61 2662.63 .64 .65 .66 .67 ... 4323 »
  1. LED_VHDL

    0下载:
  2. 用VHDL控制发光二极管,点亮发光二极管在熄灭发光二极管-VHDL control light off of the light-emitting diodes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:343.86kb
    • 提供者:lili
  1. FPGACPLD_MSKmod_demod

    0下载:
  2. FPGACPLD的MSK调制解调的工程应用,要下的赶快-FPGACPLD the MSK modulation and demodulation of engineering applications, it is necessary to quickly Ha ha ha
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:343.86kb
    • 提供者:yang
  1. VHDLLPM

    0下载:
  2. 应用vhdl语言,调用lmp块,非常有用,电子类设计必备-Application vhdl language, called lmp block, very useful, necessary electronic design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:343.88kb
    • 提供者:gump
  1. SPItoI2C

    0下载:
  2. SPItoI2C_CODE!用的是VHDL语言-SPItoI2C_CODE! Using the VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:343.9kb
    • 提供者:dragon
  1. 1452275--4

    0下载:
  2. 桶形移位器,实现32为数据的算术逻辑左移和右移(A 32 bit bucket shifter that implements the arithmetic and logical movement of the input data.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:344kb
    • 提供者:杜飞
  1. PLL

    0下载:
  2. fpga锁相环的使用例程,可以教您如何使用PLL锁相环。-FPGA phase-locked loop using the routines, can teach you how to use PLL phase locked loop.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:344.09kb
    • 提供者:Ronge
  1. VHDLqiangdaqi

    0下载:
  2. 抢答器线路测试功能,第一抢答信号的鉴别和锁存功能,犯规警示功能,计时,计分功能-Responder line test function, the First Responder signal the identification and latch function, foul warning function, timing, scoring function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:344.12kb
    • 提供者:陈大伟
  1. duhex

    0下载:
  2. 完成经典渡河游戏——猫、鼠、狗渡河过程,能够实现正确渡河过程,并用LED灯来展示两岸动物;能够使用复位键进行游戏的重玩; 能够设置四种难度,当超过设置的最大步数时显示“LOSE”;显示渡河次数、当前所选渡河难度及其所对应的最多步数;失败后显示所走次数及“LOSE”;成功后显示所走次数及“SUEE” -Cross the river to complete the classic game- cats, rats, dogs crossing process, to achieve the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:344.18kb
    • 提供者:xieruyi
  1. FPGAkeshe.doc

    0下载:
  2. 基于FPGA/CPLD的以QUARTUS2 的能够实现交通灯的显示与控制-enable the lingting traffic display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:344.21kb
    • 提供者:王源
  1. Regs071221068.六到三十二位译码器

    0下载:
  2. 六到三十二位译码器,verilog语言书写,decoder,6 to 32, verilog
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-29
    • 文件大小:344.28kb
    • 提供者:刘君
  1. laboratory1_1

    0下载:
  2. DE2指导实验之实验1第一部分 具体实验指导书(英文版)-Instructed Excises 1.1 of DE2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:344.28kb
    • 提供者:nextdoor2
  1. DAC_TLV5616

    1下载:
  2. tlv5614的驱动程序,用verilog语言编写的,fpga芯片为altera公司的ep2c35。 调试成功放心使用-tlv5614 driver, using verilog language written in, fpga chips altera company ep2c35. Assured the success of the use of debugging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:344.29kb
    • 提供者:王乐
« 1 2 ... .57 .58 .59 .60 .61 2662.63 .64 .65 .66 .67 ... 4323 »
搜珍网 www.dssz.com