CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .41 .42 .43 .44 .45 2846.47 .48 .49 .50 .51 ... 4323 »
  1. VGA

    0下载:
  2. 在quartus平台上用vhdl语言编写VGA显示程序(On the quartus platform, the VGA display program is written in VHDL language)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-14
    • 文件大小:440kb
    • 提供者:cmcmr
  1. davincihd_revf_ver6-cpld

    0下载:
  2. DM6467 demo cpld源码,VHDL预研-DM6467 cpld src
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:440.03kb
    • 提供者:lanbow
  1. PDC-9022-A

    0下载:
  2. cy68013 vhdl code and usb high speed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:440.13kb
    • 提供者:namushin
  1. DIGITLOCK

    1下载:
  2. 该程序使用VHDL在BASYS2板上实现了数字密码锁的设计,平台为Xilinx12-The program uses VHDL realization of the digital board in BASYS2 lock design platform for Xilinx12
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:440.22kb
    • 提供者:盛斌
  1. frequence

    0下载:
  2. 本实例是学习fpga的入门程序 希望大家喜欢-This example is the study of entry procedures fpga hope you like
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:440.54kb
    • 提供者:fenneile
  1. s7enable_send0x55_UART_9600

    0下载:
  2. 最简单的UART发送程序,vhdl编写,系统时钟40M,波特率9600,外Load有效(一个高脉冲)即向PC发送一个字节0X-UART to send the simplest procedures, vhdl prepared, the system clock 40M, baud rate 9600, outside the Load effective (a high-pulse) to the PC sends a byte 0X55
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:440.56kb
    • 提供者:wangxue
  1. VGA_1024×768×85

    0下载:
  2. 用verilog hdl实现的VGA显示彩条信号,其中包括VGA时序、竖彩条、横彩条、棋盘格
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:440.65kb
    • 提供者:华磊
  1. 1111

    0下载:
  2. 用FPGA实现1602显示 大家可以参考一下例子相互学习-FPGA Implementation of 1602 shows we can refer to his example to learn from each other
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:440.71kb
    • 提供者:王得鑫
  1. ITU656_chinese

    0下载:
  2. ITU656的一个介绍。是YUV 4:2:2的!-ITU656 an introduction. YUV 4:2:2 is the!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:440.79kb
    • 提供者:dragon
  1. verilogiic1121

    0下载:
  2. 深入浅出玩转FPGA一书中实验中的II2C读写实验-Fun FPGA simple terms, a book to read and write experimental test of the II2C
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:440.82kb
    • 提供者:bob
  1. led

    1下载:
  2. 基于quartus II 软件用vhdl语言写的交通灯实验 源代码、最终生成文件全程奉献-Quartus II software-based language used to write vhdl traffic light test source code, the resulting file full dedication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:440.85kb
    • 提供者:大毛
  1. Mathematical-Modelling-of-Change-of-Temperature-i

    0下载:
  2. Mathematical Modelling of Change of Temperature in Pulsating
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:440.88kb
    • 提供者:Christoffer
« 1 2 ... .41 .42 .43 .44 .45 2846.47 .48 .49 .50 .51 ... 4323 »
搜珍网 www.dssz.com