CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .36 .37 .38 .39 .40 2841.42 .43 .44 .45 .46 ... 4323 »
  1. 1111078805

    0下载:
  2. VHDL使用例子,包括走马灯,路灯,天线,电子表,数字频率计等-examples of the use of VHDL, including merry-go-round, street lamps, antennas, electronic watches, digital frequency meter, etc.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:436.21kb
    • 提供者:兔八哥
  1. my_uart

    0下载:
  2. 使用VHDL描述的简单的串口通讯,在Quartus上验证过,包含所有文件-this is a simple uart
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:436.23kb
    • 提供者:路政西
  1. digitalsystemDesign

    0下载:
  2. 第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计-Chapter 7 Digital System Design Example 7.1-integer dividers designed Music Generator 7.2 7.3 2F SK/2PSK Signal Generator 7.4 Table practical multi-f
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:436.24kb
    • 提供者:李唐
  1. SDRAMController

    0下载:
  2. 非常好的SDRAM Controller 设计文档。工程必备-SDRAM Controller Design of a very good document. Works required
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:436.25kb
    • 提供者:王一
  1. EX3

    0下载:
  2. 基于FPGA的数码管显示,给刚入门的朋友-FPGA-based digital display, to see friends just getting started. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:436.25kb
    • 提供者:cz
  1. booth

    0下载:
  2. 比较好的带符号数乘法的方法是布斯(Booth)算法。它采用相加和相减的操作计算补码数据的乘积。Booth算法对乘数从低位开始判断,根据两个数据位的情况决定进行加法、减法还是仅仅移位操作。判断的两个数据位为当前位及其右边的位(初始时需要增加一个辅助位0),移位操作是向右移动。-Signed multiplication better way to Booth (Booth) algorithm. It uses the sum and subtraction calculations comple
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:436.27kb
    • 提供者:jj
  1. pinlv

    0下载:
  2. 利用51单片机和FPGA测试频率 精度可测量0.1到10M Hz的频率 包含了详尽的源代码 -MCU and FPGA using 51 test measures the frequency accuracy of 0.1 to 10M Hz frequency of the source code contains a detailed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:436.31kb
    • 提供者:叶问
  1. FPGA_led

    0下载:
  2. fpga 一个简单的学习例子。动态数码管,很简单的。-fpga learning a simple example. Dynamic digital control, very simple.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:436.32kb
    • 提供者:毕刚
  1. S6_VGA_change

    0下载:
  2. 1。源文件保存在src目录,QII的工程文件保存在Proj目录; 2。程序可以在VGA显示器上以800x600分辨率显示方波示例和字母示例 3。具体设计参考代码。 -1. Source file in src directory, QII Proj project files in the directory 2. Program can display in 800x600 resolution VGA display and square-wave sample letters
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:436.36kb
    • 提供者:陈亮
  1. chengfaqi

    0下载:
  2. 数字电路中实现八位二进制乘法器的VHDL代码-Digital Circuit achieves eight binary multiplier VHCDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:436.37kb
    • 提供者:yangyang
  1. LCD

    1下载:
  2. verilog语言编写的LCD读写代码,包括整个工程-read and write languages LCD verilog code, including the entire project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:436.47kb
    • 提供者:xuzunlei
  1. Verilog_source

    0下载:
  2. 非常号的Verilog HDL教学源码,大家多
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:436.54kb
    • 提供者:叶飞
« 1 2 ... .36 .37 .38 .39 .40 2841.42 .43 .44 .45 .46 ... 4323 »
搜珍网 www.dssz.com