CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .91 .92 .93 .94 .95 2896.97 .98 .99 .00 .01 ... 4323 »
  1. verilogiic1121

    1下载:
  2. tvp5150视频解码,平台quartus II(tvp5150 Video decoding,quartus II)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:470kb
    • 提供者:伽昇
  1. verilog黄金参考指南中文版

    0下载:
  2. verilog 非常好的中文指南编程技巧,很详细(Verilog very good guide to Chinese programming skills, very detailed)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:470kb
    • 提供者:芮芊
  1. alu4

    0下载:
  2. 实现了ALU4的8种运算,加减法运算,和运行,或运算等(8 operations of ALU4 are realized)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:470kb
    • 提供者:mengtao123
  1. verilogChapter-6

    0下载:
  2. 续chapter05,给出了从入门到工程应用的一些实例,可以帮助初学者通过学习实例了解和掌握硬件描述语言的基本知识。-Continued chapter05, from entry to the project are given some examples of applications that can help beginners learn instance by hardware descr iption language to understand and master the ba
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:470.02kb
    • 提供者:Alice Yang
  1. booth_multiplier

    0下载:
  2. 使用verliog设计实现booth乘法器,通过modelsim仿真验证通过-Use verliog design implementation booth multiplier by simulation by modelsim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:470.08kb
    • 提供者:吴刚
  1. shuzizhong

    0下载:
  2. 数字钟,有万年历、计时表、闹钟功能。具体内容看程序吧!前年写的不记得了,大家将就,总之程序肯定是可以的-Digital clock, a calendar, stopwatch, alarm clock function. Details see the program now! Written two years ago do not remember, we will, in short, the program is certainly possible
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:470.15kb
    • 提供者:chenpeibei
  1. rom

    0下载:
  2. EDA应用中ROM具体定义实例,供大家学习和写程序参考之用-EDA applications, examples of the specific definition of ROM, for everyone to learn and write programs for reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:470.15kb
    • 提供者:朱翔捷
  1. DDRSDRAM_

    0下载:
  2. 基于FPGA 的DDR SDRAM 的重要资料 内附代码-FPGA-based DDR SDRAM code containing important information
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:470.17kb
    • 提供者:毕禹昕
  1. rs232

    0下载:
  2. 用verilog hdl实现RS232串口通讯-RS232 serial communication with the verilog hdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:470.18kb
    • 提供者:王菲
  1. fpga10elevator

    0下载:
  2. 能实现10层楼的载客电梯控制,基于方向优先原则,一共分为四个模块。-To achieve the 10-storey passenger elevator control, based on direction priority principle, total is divided into four modules.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:470.19kb
    • 提供者:石侠军
  1. 100240217

    0下载:
  2. 心率监测仪 1,正常人心率为60到100,每6秒为一个单位,检测心跳是否正常,显示其心率值 2.心跳如果不够长,发生报警,心率过缓或心率过快的报警声音不同 3.心脏停止跳动,用连续的报警声 4.心率正常时闪烁显示心率,并伴有报警声音 5.心率正常解除报警 6.没按下查询键一次,三秒显示错误心率,三秒显示错误心率时间-Heart rate monitor 1, normal heart rate of 60 to 100, every six seconds as a un
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:470.45kb
    • 提供者:李军芬
  1. 01-NEC_1997_B

    0下载:
  2. 简易数字频率计(1997年B题),本例程的rst(复位)键位于拨码开关的第1位(最右边),高电平有效。-Simple digital frequency meter Problem B (1997), the routine rst (reset) button is located in one of the DIP switch (far right), high effective.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:470.51kb
    • 提供者:艾米丽
« 1 2 ... .91 .92 .93 .94 .95 2896.97 .98 .99 .00 .01 ... 4323 »
搜珍网 www.dssz.com