CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .13 .14 .15 .16 .17 2918.19 .20 .21 .22 .23 ... 4323 »
  1. i2c_bus

    0下载:
  2. i2c总线控制器的verilog的实现,编译环境quartus-i2c bus controller verilog implementation, build environment quartusII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:485.14kb
    • 提供者:杜征宇
  1. cmi

    0下载:
  2. 运行于Altera Cyclone FPGA平台,由VHDL编写的NRZ到CMI编码和CMI到NRZ解码程序。-Running on Altera Cyclone FPGA platform, VHDL prepared NRZ to CMI CMI to NRZ encoding and decoding procedures.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:485.16kb
    • 提供者:qiao
  1. VGA-IPcoreVerilogcode

    0下载:
  2. VGA显示代码,Xilinx开发的,可以借鉴一下-VGA Display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:485.3kb
    • 提供者:zhangniuhu
  1. TCOLLOR_CHAR_h

    0下载:
  2. 此ip核是xvga视频接口控制器,,主要针对xilinx公司的开发工具 -This IP core is the xvga video interface controller, the main development tool for xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:485.31kb
    • 提供者:奉献
  1. spi_interface

    0下载:
  2. 介绍了如何用vhdl语言实现处理器的spi接口-Describes how to use VHDL language processor spi interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:485.37kb
    • 提供者:david
  1. TLC5620

    0下载:
  2. Verilog HDL语言,FPGA实现TLC5620的DAC源代码-Verilog HDL language, FPGA implementation of the DAC TLC5620 source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:485.39kb
    • 提供者:双目林
  1. fraq

    0下载:
  2. 基于VHDL语言的频率计具有高速计频,体积小的特点-based on VHDL or with the frequency or high frequency, small size characteristics
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:485.48kb
    • 提供者:肖建华
  1. Timer

    0下载:
  2. ep2c5 实现 定时器 verilog语言,quartus 2 仿真-verilog language to achieve ep2c5 timer, quartus 2 Simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:485.69kb
    • 提供者:lizhuodong
  1. SystemverilogSource

    0下载:
  2. systemverilog程序,需要的朋友可以参看-SystemVerilog procedures need friends can see
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:485.77kb
    • 提供者:
  1. anjian

    0下载:
  2. 属于verilog HDL程序,三个独立按键控制多位数码管显示三个不同的状态,已在FPGA板上验证过-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:485.8kb
    • 提供者:vera
  1. testbench

    0下载:
  2. VHDL和verilog的TESTBENCH 编写方法。非常好的资料。英文的,但很简单。-Written in VHDL-TESTBENCH. Very good information. In English, but very simple.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:485.84kb
    • 提供者:赵峰
  1. traffic

    0下载:
  2. verilog编写的一个交通灯程序,利用状态机实现。压缩包内有说明文档,源代码及时序截图-verilog prepared a program of traffic lights, the use of state machine to achieve. Compressed packet, there are documentation, source code and timing Screenshots
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:485.89kb
    • 提供者:尹力超
« 1 2 ... .13 .14 .15 .16 .17 2918.19 .20 .21 .22 .23 ... 4323 »
搜珍网 www.dssz.com