资源列表
fpga
- 基于VGA的数字示波器的双通道论文研究 很好用的资料 -VGA-based dual-channel digital oscilloscope with good information on thesis research
fifo
- 一种用于数字视频信号处理的嵌入式FIFO-Signal processing for digital video embedded FIFO
DDS_Verilogcode
- 这是一个数字频率综合器（DDS）的Verilog实现源码，采用Quatoues软件综合和仿真-That this is a digital frequency synthesizer (DDS) of the Verilog implementation source code, synthesis and simulation software with Quatoues
Verlog
- 一些有用的Verilog程序，包含许多简单的模块，适合初学者入门学习-Some useful Verilog program, including a number of simple modules, suitable for beginners to learn entry
ModelSim
- 完美版的 ModelSim视屏教程 欢迎学习ModelSim的下载-ModelSim ModelSimModelSimModelSimModelSim
stp
- serial to parallel converter
verilog
- 很经典的Verilog教程，和大家爱分享一下，-Classic Verilog tutorials, and we love to share, huh, huh
syn_fifo
- 很好的同步FIFO设计代码，和大家分享一下，多多交流，不是我自己写的-Good synchronous FIFO design code, and share with you some more exchanges, not my own writing
aFifo
- 很好用的异步FIFO设计代码，和大家共享一下，这是我在一个美国的网站上找到的-Asynchronous FIFO design with good code, and share how this is an American site I found on
Zet-1.1.2
- 這是一個開放的執行情況等廣泛使用的IA - 32架構（一般稱為 x86）的。這個項目是很新，但它可以合成一個可配置的設備，如FPGA或CPLD的，或作出一個定制的ASIC。兩個 FPGA板目前支持：賽靈思 ML403和Altera DE1。 玩沙丘2在MS - DOS平台上運行的中興通訊。看到一些其他的圖片。 玩沙丘2在MS - DOS平台上運行的中興通訊。看到一些其他的圖片。 這個項目是很複雜的，是在一個非常早期的發展階段。只有16位的一部分（即該80186分之8086）的支持，看
Assignment7{2010EEY7551}
- design for sortin a system
8bit_up_ise9migration
- sync ram of 258*8 bit you know