CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .65 .66 .67 .68 .69 2970.71 .72 .73 .74 .75 ... 4323 »
  1. watch_v1

    1下载:
  2. 数字跑表 该跑表具有启动、复位、暂停、暂停后继续计时等功能 能显示的秒计数时间精确到小数点后第二位,即能显示**.**s 按钮设置防抖
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:523.83kb
    • 提供者:何川
  1. fpgaclocking

    0下载:
  2. vhdl based fpga clocking lab material.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:523.83kb
    • 提供者:sunder
  1. Broadbction

    0下载:
  2. FPGA宽带数据采集时钟相位校正方法Broadband data collection FPGA clock phase correction-Broadband data collection FPGA clock phase correction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:523.93kb
    • 提供者:gai1949
  1. N-BitParallelLoadShifRegister

    0下载:
  2. N Bit ParallelLoadShiftRegister
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-04
    • 文件大小:524kb
    • 提供者:iaio
  1. irDA

    0下载:
  2. EP2C8Q208_Quartus_V8.0 基于FPGA实现irDA VHDL代码-EP2C8Q208_Quartus_V8.0 achieve irDA VHDL code based on FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:524kb
    • 提供者:zkzkzk
  1. DF2C8_15_DAC

    0下载:
  2. DAC 的转换程序,加说明等。完整的程序,代码说明。-DAC chengxu .complete
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:524.23kb
    • 提供者:yan
  1. LCD_TEST

    0下载:
  2. LCD显示驱动程序。驱动部分有,显示数据可以自己外加。适合课程设计的扩展部分。-LCD display driver. Driving part, display data can be applied. Curriculum design for extension.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:524.25kb
    • 提供者:kai
  1. LCD-controller---VHDL

    0下载:
  2. vhdl languge, i use the vhdl language for lcd controller with de2 board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:524.26kb
    • 提供者:Nghia
  1. circle-of-music

    0下载:
  2. 基于FPGA的音乐播放,通过录入音乐的音符,在FPGA开发板上实现播放,verilog代码完整-FPGA-based music player, music notes by entry in the FPGA development board to achieve broadcast, verilog code integrity
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:524.28kb
    • 提供者:wxl
  1. 07_dled

    0下载:
  2. 实现数字字母的显示。。等等。。可以输定设置时间等等,还可以做时钟计时输入-Alphanumeric display.. And so on. You can set a time loser, etc., can also do clock input
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:524.44kb
    • 提供者:政治
  1. EnergyEfficientVLSIArchitectureforLinearTurboEqua

    0下载:
  2. Energy efficient for turbo encoder decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:524.47kb
    • 提供者:suresh
  1. SystemC

    0下载:
  2. SystemC可以由C语言直接开发硬件,它使用SystemC工具环境把类C语言的程序综合成为硬件代码
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:524.63kb
    • 提供者:suoguang
« 1 2 ... .65 .66 .67 .68 .69 2970.71 .72 .73 .74 .75 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭