CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .66 .67 .68 .69 .70 2971.72 .73 .74 .75 .76 ... 4323 »
  1. pblazefrequency_counter

    0下载:
  2. Frequency counter based on Picoblaze
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:524.65kb
    • 提供者:carlos martins
  1. ck1

    0下载:
  2. 用FPGA实现的数码管时钟,使用的是Nexys4开发板,所以使用了视觉暂留原理实现数码管的显示。-FPGA implementation with digital clock, using Nexys4 development board, so the use of the principle of persistence of vision to realize digital tube display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:524.73kb
    • 提供者:mmhy
  1. codelock

    0下载:
  2. 实现电子密码锁 可以重置密码 密码输入三次错误将锁住 需要最终的密码才能开锁-Realize electronic combination lock can reset the password password input three errors will lock need eventually password can lock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:525kb
    • 提供者:高柯
  1. UART16450Transceiver-SourceCode.ZIP

    0下载:
  2. 串口16450的逻辑代码,内部带仿真测试代码,已经调试通过-Serial logic code 16450, with internal simulation test code has been debugging through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:525kb
    • 提供者: 张雨石
  1. Mrunal Mirani Verilog Assignment 1

    0下载:
  2. Multiplexer logic etc
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-28
    • 文件大小:525kb
    • 提供者:ksureja
  1. new

    0下载:
  2. good book in embedded c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:525.03kb
    • 提供者:amr
  1. WM8734

    0下载:
  2. this descr iption about sterio audio codec in fpga de2-this descr iption about sterio audio codec in fpga de2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:525.08kb
    • 提供者:Mahmoud
  1. xapp953

    0下载:
  2. Two-Dimensional Rank Order Filter Author: Gabor Szedo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:525.44kb
    • 提供者:tn
  1. NANO2_usb2.0

    0下载:
  2. NANO2开发板实例之usb2.0通信实例,本实验工程是建立在xilinxFPGA上做的开发文档-NANO2 development board instance of usb2.0 communication as an example, the experiment project is built on xilinxFPGA development documentation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:525.44kb
    • 提供者:wangcheng
  1. UART

    0下载:
  2. 以uart为基础,集成了输入输出等模块,自己写的程序,对初学者比较有用-To uart-based, integrated input and output modules, to write their own programs, more useful for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:525.5kb
    • 提供者:pengliuyong
  1. TEST

    0下载:
  2. I2C总线的实现,一个基于计数器的加法器。其中使用三个寄存器来实现计数器的功能,再由两个半半加器实现全加器额功能。-realize the inter-integrated circuit bus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:525.55kb
    • 提供者:小小
  1. alteraFPGA_RS232_communication

    0下载:
  2. 基于alteraFPGA的RS232与电脑端的通信例程-RS232 and PC-based communication routines of alteraFPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:525.55kb
    • 提供者:Gary
« 1 2 ... .66 .67 .68 .69 .70 2971.72 .73 .74 .75 .76 ... 4323 »
搜珍网 www.dssz.com