CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .60 .61 .62 .63 .64 2965.66 .67 .68 .69 .70 ... 4323 »
  1. taxifee

    0下载:
  2. 出租车计费器,功能简单但是实用性强,适合于初学者学习使用。-Taxi meter, a simple but functional and practical, suitable for beginners to learn to use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:518.9kb
    • 提供者:Alan
  1. AD9280

    2下载:
  2. 这是一个利用FPGA对模拟电压采集显示的例子,已经下板验证,效果很好!-This is an example about analog voltage sampling by FPGA, It is tested in the hongxin FPGA development board, The results are good!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-25
    • 文件大小:519kb
    • 提供者:xiao qiang
  1. PMD

    0下载:
  2. 跑马灯和状态机的结合,利用状态机控制灯的各种状态的切换与闪烁(Switching and scintillation of various states using a state machine to control the light)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-19
    • 文件大小:519kb
    • 提供者:zbsy
  1. newclock3

    0下载:
  2. 应用MaxplusII平台的数字时钟的VHDL源程序,可以解压后直接运行,已经过测试,希望对大家有所帮助。-Applied Digital Clock MaxplusII platform of VHDL source code can be run directly after decompression, has been tested, I hope all of you to help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:519.04kb
    • 提供者:凌瀚宇
  1. baseonFPGA

    0下载:
  2. 实时电话计费系统是企业、事业单位信息管理的一个重要组成部分。介绍了一种用FPGA 器件实现电话计费系统 的方法, 并给出了设计框图和详细设计过程, 设计采用Verilog_HDL 硬件语言。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:519.25kb
    • 提供者:daifuxin
  1. systemc_ex

    0下载:
  2. systemc源码, 入门级, 超好用! systemc源码, 入门级, 超好用! 易懂-SystemC source, entry-level,超好用! SystemC source, entry-level,超好用! Understand
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:519.39kb
    • 提供者:chenai
  1. Project-Clock-plus-alarm

    0下载:
  2. 实现超多功能数字钟的vhdl硬件实现,可以实现校时校分闹铃,多模切换,多模同时工作-Ultra-versatile digital clock vhdl hardware implementation can be achieved when the school hours the school alarm, multi-mode switching, multi-mode simultaneously
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:519.49kb
    • 提供者:Ivan Kwan
  1. FPGA-SRAM_Test

    0下载:
  2. 利用FPGA实现SDRAM的读写操作,通过硬件测试。-FPGA implementation using SDRAM to read and write operation, hardware testing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:519.57kb
    • 提供者:林后斌
  1. uyik

    0下载:
  2. 31实验三十一:利用程序实现SRAM_读写测试-In 31 experiments: Thirty-one using the program SRAM _ reading and writing test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:519.7kb
    • 提供者:钟安
  1. F35RUNFILE

    0下载:
  2. 该程序在ALTERA FPGA 上搭建NIOS系统,把程序保存在外置的NOR FLASH中并实现开机运行-The program is built on ALTERA FPGA NIOS system, the program stored in the external NOR FLASH and implemented in switched
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:519.79kb
    • 提供者:ccy
  1. 4_4_key

    0下载:
  2. 4*4矩阵式键盘,晶振20MHZ,外加延时,本人亲自实验,在CPLD中实现。-4* 4 matrix keyboard, crystal 20MHZ, plus the delay, I personally experiments realized in the CPLD.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:519.99kb
    • 提供者:王波
  1. altera_up_avalon_vga

    0下载:
  2. fpga的vga显示 学生做课程设计或毕业设计的时候可以用到(vga display on fpga Students can use the course design or graduate design)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:520kb
    • 提供者:Xavi
« 1 2 ... .60 .61 .62 .63 .64 2965.66 .67 .68 .69 .70 ... 4323 »
搜珍网 www.dssz.com