CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .76 .77 .78 .79 .80 3181.82 .83 .84 .85 .86 ... 4323 »
  1. FPGAde-DS18B20sheji

    0下载:
  2. 我们的工农业生产和生活中,温度控制系统的应用很广泛,但是在传统的模拟温度控制系统中有着一些问题和缺陷,例如参数整定不灵活等。而基于微处理器的系统则可以避免这些问题,但是常规微处理器却无法解决温度控制系统在恶劣环境下的程序跑飞缺陷。-Our industrial and agricultural production and life, temperature control system application is extensive, but in traditional analog te
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:745.05kb
    • 提供者:刘杰
  1. lab

    0下载:
  2. verilog语言设计同步加法器,异步减法器,16位计数器-adder verilog language design synchronous, asynchronous subtractor, 16-bit counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:745.28kb
    • 提供者:白叶叶
  1. tcs

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:745.51kb
    • 提供者:wuhao
  1. AD

    0下载:
  2. 基于FPGA的对ADC0809控制的一些实例,对初学者有一定的帮助-Based on FPGA for control of the ADC0809 a simple procedure, to help beginners understanding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:745.55kb
    • 提供者:
  1. GPS-signal-C_A-code-and-simulation

    0下载:
  2. GPS信号C_A码生成算法设计及仿真实现-GPS signal C_A code generation algorithm design and simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:745.62kb
    • 提供者:施勇
  1. svc_timer33ms

    1下载:
  2. Verilog 下脉冲发生器的源代码,可用于模拟三相交流电过零点,主要用于调试一些类似SVC(无功补偿)控制器的一些算法-Pulse generator under the Verilog source code, can be used to simulate three-phase alternating current zero-crossing point, mainly for debugging similar SVC (reactive power compensation) co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:745.63kb
    • 提供者:huangyongbing
  1. DanceMachine

    0下载:
  2. 1. 开机放背景音乐;当得分打破记录时放胜利音乐;当跳舞机两次按键都正确时,放所对应的乐音; 2.有简单和困难两种级别,二者差别在于标志下落速度的快慢。 3.有三首被选歌曲可供挑选; 4.“正反键”功能。绿色标志为正常输入,红色标志为反向输入,即必须输入与屏幕显示方向相反的方向才有效果。 5.两次输入确认功能。第一次要输入正确的方向键,在方向键输入正确以后,输入代表音高的数字键,输入正确扬声器才能放音。 6.比较识别范围。两条分割线控制输入的时机。第一次输入,操作者只需在标志
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:745.91kb
    • 提供者:llx
  1. VHDL_Traffic-Light

    0下载:
  2. 设计任务:模拟十字路*通信号灯的工作过程,利用实验板上的两组红、黄、绿LED作为交通信号灯,设计一个交通信号灯控制器。要求: (1) 交通灯从绿变红时,有4秒黄灯亮的间隔时间; (2) 交通灯红变绿是直接进行的,没有间隔时间; (3) 主干道上的绿灯时间为40秒,支干道的绿灯时间为20秒; (4) 在任意时间,显示每个状态到该状态结束所需的时间。 -The design task: simulate the crossroads of the working process
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:746.04kb
    • 提供者:
  1. reed3_ise10migration

    0下载:
  2. reed solomon encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:746.13kb
    • 提供者:gunjan
  1. lcd1602_clock

    0下载:
  2. VHDL完成的lCD1602时钟,我已经调试对过,可以显示当前系统时间,并可以设定。-VHDL the complete lCD1602 clock, I have been debugging on, you can display the current system time, and can be set.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:746.22kb
    • 提供者:january
  1. F6_6

    0下载:
  2. F6: Introduction to RTL Synthesis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:746.33kb
    • 提供者:m.abd
  1. EDA

    1下载:
  2. 彩灯控制系统及状态机程序设计,主要源程序及仿真图、状态图-Lights control system and state machines
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:746.34kb
    • 提供者:jinfeng
« 1 2 ... .76 .77 .78 .79 .80 3181.82 .83 .84 .85 .86 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭