CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .75 .76 .77 .78 .79 3180.81 .82 .83 .84 .85 ... 4323 »
  1. IIC_uart

    0下载:
  2. 本程序是用Verilog编写的,可实现IIC协议,同时联合串口uart通信,可实现pc机调试-The program is written in Verilog, enabling IIC protocol, while the United serial uart communications, enabling pc machine debugging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:743.29kb
    • 提供者:zhijun
  1. Alarm-Clock

    0下载:
  2. VHDL开发环境下,编写的可以异步置数闹钟,需下载到特定硬件后,方可实现功能。-VHDL development environment, written asynchronously set the number of alarm clock, need to download to a specific hardware only after the realization of the function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:743.36kb
    • 提供者:孙佳婷
  1. CHING

    0下载:
  2. 数字钟vhdl主要分为正常显示与报时功能-Digital clock vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:743.62kb
    • 提供者:青昕
  1. PS2_2c5

    0下载:
  2. 基于FPGA的PS2键盘接口设计。学习用FPGA设计简单通信协议的方法。学习键盘的工作原理,扫描码的ASCII码的转换。-PS2 keyboard interface design based on FPGA. Learn simple communication protocol FPGA design methods. Learning keyboard works, scan code ASCII code conversion.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:743.74kb
    • 提供者:叶东林
  1. DA_TLC5620

    0下载:
  2. 用verilong hdl语言编写的数据采样程序,A/D采用的是TLC5260-Verilong hdl language used data sampling procedures, A/D using the TLC5260
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:743.97kb
    • 提供者:李俭
  1. universal_shift_register

    0下载:
  2. universal shift register spartan 3e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:743.99kb
    • 提供者:cel
  1. Ps2

    0下载:
  2. 这是一个用FPGA控制PS2接口的程序,里面用VHDL语言编写,希望大家踊跃下载!-This is a PS2 interface with FPGA control procedures, which use VHDL language, hope that we enthusiastically download!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:744.24kb
    • 提供者:裴跃生
  1. projects

    0下载:
  2. it uses the led s on the xilinx kit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:744.49kb
    • 提供者:smartysam
  1. divideer_2

    0下载:
  2. this is a 2 bit divider for xilinx whit ise 9.2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:744.53kb
    • 提供者:mkr
  1. Barrel_32

    0下载:
  2. 使用verilog语言编写的32以为桶型寄存器-Verilog language use that barrel register 32
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:744.64kb
    • 提供者:洪鑫
  1. lab4_solution

    0下载:
  2. ANVYL自带的例子,计数器设计,VHDL语言的。-ANVYL own example, counter design, VHDL language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:744.93kb
    • 提供者:wei
  1. E8_1_RS232

    0下载:
  2. VHDL编写的RS232串口通讯代码,可以使用。(VHDL prepared by the RS232 serial communication code, you can use.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:745kb
    • 提供者:lionsde
« 1 2 ... .75 .76 .77 .78 .79 3180.81 .82 .83 .84 .85 ... 4323 »
搜珍网 www.dssz.com