CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .08 .09 .10 .11 .12 3313.14 .15 .16 .17 .18 ... 4323 »
  1. Timing_closure_floorplan

    0下载:
  2. 利用Timing_closure_floorplan_分析和优化设计-Design analysis and optimization using Timing_closure_floorplan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:954.79kb
    • 提供者:tao
  1. ipcore51

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:955.15kb
    • 提供者:sunlichao
  1. CUDA-CPU-GPU

    0下载:
  2. 跟大家深入到CUDA的内部,为大家诠释为什么说:唯有NVIDIA CUDA才是终极的CPU-CUDA with you deep into the interior, as we interpret why: Only the CPU is the ultimate NVIDIA CUDA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:955.32kb
    • 提供者:LR
  1. furute.tar

    0下载:
  2. Reconf FFT System Top Module, Nothing special
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:955.89kb
    • 提供者:sosadsosadsosad
  1. mimzy

    0下载:
  2. FPGA ucLinux Board reference design, using Xilinx s Spartan3 FPGA (XC3S400)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:956.1kb
    • 提供者:kamejoko80
  1. PWM

    0下载:
  2. 使用VHDL编写的PWM程序,可以扩展使用在电力电子装置的控制上-use VHDL to impelement PWM, which can be used in the control of power eletronic device.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:956.15kb
    • 提供者:林铎
  1. work_verilog

    0下载:
  2. 这是用verlog编写的小程序,里面有流水灯,跑马灯,数码管的显示等程序。-This is a small program written using verlog, water lights, marquees, digital tube display program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:956.16kb
    • 提供者:陈志伟
  1. MicriumProductsDemo

    0下载:
  2. Micriu mProducts Demo-Micriu mProducts Demo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:956.31kb
    • 提供者:zhang
  1. i2c-master

    0下载:
  2. i2c 总线 host 控制器 , fpga上验证过,可以实现i2c 通信。-verilog IP for i2c master controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:956.33kb
    • 提供者:guoqingsheng
  1. final_designed

    0下载:
  2. 利用AVR单片机和FPGA的DDS实现的信号发生器-The use of AVR MCU and FPGA realization of the DDS signal generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:956.42kb
    • 提供者:sword
  1. Modelsim 10.2c

    0下载:
  2. Crack of Modelsim 10.2c
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-09-06
    • 文件大小:957kb
    • 提供者:PeykanAli
  1. fft

    0下载:
  2. Alter官方FFT程序(使用Verilog编写)-Alter official FFT program (written using Verilog)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:957.15kb
    • 提供者:庞清平
« 1 2 ... .08 .09 .10 .11 .12 3313.14 .15 .16 .17 .18 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭