CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .67 .68 .69 .70 .71 3372.73 .74 .75 .76 .77 ... 4323 »
  1. counter4

    0下载:
  2. 计数器 基于xilinx ise硬件描述语言-counter VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.05mb
    • 提供者:yetj
  1. VHDLANDSIGNALa

    0下载:
  2. it is a very good book for programble VHDL and digit signal book
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.05mb
    • 提供者:sugarxyc
  1. FPGA-in-radar-signal-process

    0下载:
  2. fpga在雷达数字信号系统中的应用以及误差分析,这是我做项目从知网下的。-fpga radar digital signal system and error analysis, which I have done projects from HowNet.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:1.05mb
    • 提供者:邓忠飞
  1. cic18.tar

    0下载:
  2. TAIWAN晶片中心开发的180NM混合信号设计教学库-180nm mixed signal lib for education use from CIC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.05mb
    • 提供者:Alex Xiang
  1. CPLD_DS18B20

    0下载:
  2. 基于CPLD的DS18B20温度显示程序,可将采集到的温度值通过16位LED或四位数码管实时显示,同时可任意设定温度上下限,实现蜂鸣器告警(该程序已实测成功,内附DS18B20中文资料)-CPLD-based DS18B20 temperature display program can be collected by temperature or four 16-bit digital tube LED display real-time, while lower temperature ca
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.05mb
    • 提供者:CTK
  1. piano

    0下载:
  2. 电子琴 原创 作业 VHDL 采用计数器分频,内含简单儿歌数首,爱迪克EDA实验箱,有数码管与LED显示,采用键盘式输出,两行,中音高音。(Electronic piano original work VHDL, using counter frequency division, contains a few simple nursery rhyme, Edik EDA experimental box, there are digital tube and LED display, usin
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:1.05mb
    • 提供者:qengleikangjen
  1. eros

    0下载:
  2. 8*8点阵实现俄罗斯方块功能,左移右移以及消行-8* 8 dot matrix Tetris
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.05mb
    • 提供者:李晨雨
  1. state2

    0下载:
  2. 用状态机实现密码锁State machine used to achieve code lock-State machine used to achieve code lock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.05mb
    • 提供者:amy
  1. 61EDA_D702

    0下载:
  2. 4位电子智能密码锁,基于VHDL语言设计,MAX+PLUSⅡ环境下实现-4 electronic smart locks, based on the VHDL design language, MAX+ PLUS Ⅱ environment to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.05mb
    • 提供者:spy0501
  1. led

    0下载:
  2. Led跑马灯verilog程序,可用作FPGA测试的第一个程序-Led Marquee verilog program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.05mb
    • 提供者:王蒙军
  1. Schmitt-trigger-keyboard-interface

    0下载:
  2. 基于施密特触发的键盘接口电路,有效降低触发延迟,缩短键盘反应时间 以verilog实现-Schmitt trigger on the keyboard interface circuit, effectively reducing the trigger delay and shorten the reaction time to verilog implementation keyboard
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.05mb
    • 提供者:李拉
  1. FPGA_SOPC_starter

    0下载:
  2. 非常好的fpga sopc编程入门书籍 非常适合新手进行学习-Fpga sopc very good introductory programming book is ideal for beginners to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.05mb
    • 提供者:lincheng
« 1 2 ... .67 .68 .69 .70 .71 3372.73 .74 .75 .76 .77 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭