CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .39 .40 .41 .42 .43 344.45 .46 .47 .48 .49 ... 4323 »
  1. cnt10.vhd

    0下载:
  2. 设计一个10进制同步计数器,带一个清零端,一个进位输出端。(如果改成六进制,应该如何修改程序) 计数器分为同步计数器和异步计数器两种,是典型的时序电路,分析计数器就能更好的了解时序电路的特性。所谓同步计数器,就是在时钟脉冲的控制下,构成计数器的各触发器同时发生变化的那一类计数器。异步计数器又称行波计数器,它的下一位计数器的输出作为上一位计数器的时钟信号,这样一级一级串接起来就构成了一个异步计数器。异步计数器与同步计数器不同之处就在于时钟脉冲的提供方式,但是,由于异步计数器采用行波计数,从
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.03kb
    • 提供者:chenguoxian
  1. 8b-TO-10b-Encoder

    0下载:
  2. Encoder to create TLP s for data trasmission.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.03kb
    • 提供者:Nikhil
  1. 6

    0下载:
  2. 该程序包含了完整的实体结构,实现的是一个K位xK位的布斯乘法器-The program includes a complete physical structure, to achieve a K xK-bit Booth multiplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.03kb
    • 提供者:
  1. key_smiao

    0下载:
  2. vhdl语言编写的矩阵键盘采集程序,调试通过-the matrix keyboard VHDL language acquisition program, debug through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:1.03kb
    • 提供者:lh
  1. mux4_1

    0下载:
  2. 4對1得多工器,使用verilog與法寫成,包含test檔案-4to1 mux
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.03kb
    • 提供者:蘇柏睿
  1. lamp

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.03kb
    • 提供者:张三
  1. jtd

    0下载:
  2. 交通灯 ADADDF VHDL-TRIFFIC LIGHT VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.03kb
    • 提供者:李楠
  1. lcd

    0下载:
  2. 基于NIOS II的LCD12864显示程序,使用C语言编写,调试通过。-Based on NIOS II LCD12864 display program, written using C language, debugging through.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.03kb
    • 提供者:康乐
  1. SCRAMBLER

    1下载:
  2. 32位扰码器的verilog代码,编译通过-The Verilog code of 32_bit scrambler
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-05-11
    • 文件大小:1.03kb
    • 提供者:朱猪
  1. VHDL5

    0下载:
  2. 一个使用VHDL进行点阵移动的试验,让你明白点阵编程的原理。-Use VHDL to move a dot-matrix test, so that you understand the principle of dot-matrix program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.03kb
    • 提供者:wyb
  1. send

    0下载:
  2. 采用vhdl语言编程,实现异步串行通信的发送自己定义的通信协议格式-Using vhdl language programming, asynchronous serial communication to send their own communication protocol format definition
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.03kb
    • 提供者:yangyang
  1. decoder_case

    0下载:
  2. verilog hdl program for decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.03kb
    • 提供者:Basanta Aryal
« 1 2 ... .39 .40 .41 .42 .43 344.45 .46 .47 .48 .49 ... 4323 »
搜珍网 www.dssz.com