CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .80 .81 .82 .83 .84 3485.86 .87 .88 .89 .90 ... 4323 »
  1. CPLD

    0下载:
  2. 系统级的CPLD实验指导书,包括众多简单例子。-System-level test instructions CPLD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.32mb
    • 提供者:XiaoY
  1. FPGA-CPLD

    0下载:
  2. fpga-cpld的方面的资料,简述怎样学习的-fpga-cpld of information, outlining how to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.32mb
    • 提供者:张文乾
  1. fpgacpld

    0下载:
  2. FPGA/CPLD开发教程,可以作为入门级学习资料。-The PDF file of CPLD,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.32mb
    • 提供者:王斌
  1. FPGA-CPLD

    0下载:
  2. FPGA-CPLD开发教程.rar 开发fpga必看的书籍 可以参考着开发 作为不时之需-FPGA-CPLD Development tutorial. Rar fpga development can refer to the books must see development as a rainy day
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.32mb
    • 提供者:yh
  1. Modulater-and-Encoder

    0下载:
  2. 无线光通信中基于FPGA的高效编码调制器设计,很有参考价值.-Design of High Efficiency Modulater and Encoder Based on FPGA in FSO Communication System.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.33mb
    • 提供者:刘采紫
  1. viterbi

    0下载:
  2. viterbi decoder with convolutional encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.33mb
    • 提供者:phani
  1. DDS

    0下载:
  2. 基于FPGA的直接数字信号合成器的代码 仅供大家参考-direct digital frequency sythesis based on FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.33mb
    • 提供者:chjin
  1. EDA

    0下载:
  2. VHDL语言的EDA方面课件,仅有5节,较快掌握VHDL语言的设计与技巧-VHDL language EDA aspects of courseware, faster master VHDL language design skills, only five
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:1.33mb
    • 提供者:VanillaChow
  1. sdram_ov7670_rgb_vga_640480

    1下载:
  2. C:\01_FPGA\3高级实验篇\摄像头OV7670模块采集图像并在显示器上显示-C: \ 01_FPGA \ 3 senior experimental papers \ OV7670 camera module to capture images and displayed on the monitor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-05
    • 文件大小:1.33mb
    • 提供者:Steve
  1. mycpri

    2下载:
  2. CPRI:采用数字的方式来传输基带信号,其数字接口有两种,标准的CPRI和OBSAI接口。CPRI(The Common Public Radio Interface)定义了基站数据处理控制单元REC(Radio Equipment Control)与基站收发单元RE(Radio Equipment)之间的接口关系,它的数据结构可以直接用于直放站的数据进行远端传输,成为基站的一种拉远系统。-CPRI IP core xilinx examples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.33mb
    • 提供者:daidaohan
  1. iic

    0下载:
  2. iic 总线的资料,很全面的资料,包括协议和芯片
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.33mb
    • 提供者:zhang
  1. divider

    0下载:
  2. 用VHDL程序实现数字电路里面的分频计数器的功能-Digital circuitry inside the program using VHDL-scale counter function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.33mb
    • 提供者:杜佩鞠
« 1 2 ... .80 .81 .82 .83 .84 3485.86 .87 .88 .89 .90 ... 4323 »
搜珍网 www.dssz.com