资源列表
DE2_NET
- 基于nios ii处理器的net通信程序 -Nios ii processor based on the net communication program
div10_test
- 10分频Verilog代码，以及test_bench仿真代码。-DIV10 Verilog
FPGA_DDS
- 基于Cyclone EP1C6240C8 的AD9854 DDS的接口程序，使用FPGA来控制DDS信号的产生，从而达到高频信号产生的目的。 通过FPGA口线模拟AD9854的控制时序。 提供DDS信号波形变换、DDS频率调整、DDS内部比较器使用等功能。-Cyclone EP1C6240C8 of the AD9854 DDS-based interface program, use the FPGA to control the DDS signal generation, so a
jtd
- 用VHDL编写的智能交通灯控制器，使用的是状态机机制实现状态的转换-Prepared using VHDL intelligent traffic lights controller, using a state machine mechanism to realize the conversion of the state
NIOS-IP
- NIOS外围IP使用指南,NIOS外围IP使用指南，NIOS外围IP使用指南-NIOS peripheral IP Guide
Sys-gen
- System Generator 多媒体处理算法实现。包含很多实例,是一个提高教程。-System Generator multimedia processing algorithms. Contains many examples, is an enhanced tutorial.
DDS
- 一种基于FPGA的DDS设计方案与仿真实现-FPGA-based design and simulation to achieve DDS
DE2_NET
- 基于altera的DE2开发板的以太网设计成功例程-Successful routine altera DE2 board Ethernet design
traffic-light-FSM
- 在ISE环境下用Verilog代码分别用一段式和三段式来实现交通灯，并产生仿真波形。-In the ISE environment, were used in Verilog code to implement a three-stage type and traffic lights, and generate the simulation waveforms.
Elevator_controller
- Digital clock using Quartus9.1 platform, using Verilog language, to share to everyone
GTP-ip核使用
- 主要对GTP模块进行划分，主要对功能模块在中文描述(GTP module is mainly divided into the main function module described in Chinese)
CV_FPGA_to_HPS_Bridge_Design_Example
- FPGA通过AXI总线传输数据给ARM,ARM使用DMA方式接收数据！(FPGA to ARM Bridge design example)