CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .07 .08 .09 .10 .11 3612.13 .14 .15 .16 .17 ... 4323 »
  1. USART

    0下载:
  2. uart with arm32f103v6
  3. 所属分类:LabView

    • 发布日期:2017-05-09
    • 文件大小:1.74mb
    • 提供者:long
  1. 50846288D

    0下载:
  2. 关于verilog的编程学习,简单的介绍了erilog的编程方式-Verilog to learn about programming, a simple introduction to the programming mode erilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.74mb
    • 提供者:凡要林
  1. verilog

    1下载:
  2. 基于Verilog HDL的通信系统设计一书的电子教案,里面有很多例子,大家可以参考一下-Verilog HDL-based communication system design e-book lesson plans, there are many examples we can refer to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.74mb
    • 提供者:
  1. Compaxapp398

    0下载:
  2. Compaxapp398 VHDL Source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.74mb
    • 提供者:taiwan
  1. experi_1

    0下载:
  2. 利用一个简单的双向计数器,使输出为三角波(Using a simple bidirectional counter, the output is a triangle wave)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:1.74mb
    • 提供者:偶在旅途
  1. 8bitsprocessor

    0下载:
  2. 8位RISC微处理器的设计与仿真,精简指令集-Design and Simulation of 8-bit RISC microprocessors, reduced instruction set
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.74mb
    • 提供者:Bonnie
  1. 1-2

    0下载:
  2. 基于altera de2 development an education board板的 例程1-2-altera de2 development an education board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.74mb
    • 提供者:cyp
  1. Traffic_led

    0下载:
  2. 交通灯控制,实现十字路口的交通灯模拟,状态机实现,无时间显示-Traffic light controlled crossroads of traffic lights analog state machine implementation, no time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:1.74mb
    • 提供者:xiefei
  1. 16Point-FFT

    0下载:
  2. 16点FFT VHDL源程序,The xFFT16 fast Fourier transform (FFT) Core computes a 16-point complex FFT. The input data is a vector of 16 complex values represented as 16-bit 2’s complement numbers – 16-bits for each of the real and imaginary component of a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.74mb
    • 提供者:qiyuan
  1. sin

    0下载:
  2. 正弦波信号发生器,包含源设计文件和ModelSim仿真的整个工程文件。-asin wave generator, Design files and the modelsim project files are included.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-01
    • 文件大小:1.74mb
    • 提供者:qinjing
  1. sss

    1下载:
  2. 使用Verilog语言编写源代码.调用一些基本的IP核,如DCM模块、DDS模块ChipScope模块、乘法器模块等来实现调制.最后通过编程并利用FPGA板子实现AM、DBS、SSB的调制。-Using Verilog language source code. Invoke some basic IP cores, such as DCM module, DDS module ChipScope modules, multiplier module to achieve modulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-16
    • 文件大小:1.74mb
    • 提供者:Blus
  1. vga

    0下载:
  2. vhdl编写的串口程序 又quarturs2软件编写 包括接受和发送-vhdl prepared by the serial program and quarturs2 writing software to receive and send
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:1.74mb
    • 提供者:zz
« 1 2 ... .07 .08 .09 .10 .11 3612.13 .14 .15 .16 .17 ... 4323 »
搜珍网 www.dssz.com