CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .07 .08 .09 .10 .11 3612.13 .14 .15 .16 .17 ... 4323 »
  1. cordic

    0下载:
  2. verilog源代码,用于软件无线电中,cordic函数
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.2kb
    • 提供者:史兵
  1. mdio

    0下载:
  2. cpu与phy通信,让cpu能读写phy芯片,实现通信-cpu communication with phy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:2.2kb
    • 提供者:sushaogang
  1. dd

    0下载:
  2. 在完成2选1电路之后,将电路扩展为4选1数据选择器-2 S 1 in the complete circuit, the circuit will be extended to 4 S 1 data selector
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.2kb
    • 提供者:潘小丽
  1. cordic

    0下载:
  2. cordic in rotation mode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.2kb
    • 提供者:Eric
  1. Temperature_acquisition

    0下载:
  2. 用VHDL语言在FPGA上实现了8路温度数据的采样功能。控制THS1408芯片进行AD转换,采样后存入对应的8组寄存器,并产生使能信号通知其他模块进行8路数据的统一采样。-8-channel temperature data sampling function is implemented on FPGA using VHDL language. Control THS1408 chip AD converter, and sampled into the corresponding set o
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2.2kb
    • 提供者:张明
  1. con_addr_32

    0下载:
  2. 因为二进制加法的进位只可能是1或0,所以可以将32位加法器分为8块(最低一块由4位先行进位加法器直接构成,其余加法结构都采用先行进位加法器结构)分别进行加法计算,除最低位以外的其他7块加法器结构各复制两份,进位输入分别预定为1和0。于是,8块加法器可以同时进行各自的加法运算,然后根据各自相邻低位加法运算结果产生的进位输出,选择正确的加法结果输出。-Because binary adder carry only be 1 or 0, so it can be 32-bit adder is div
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2.2kb
    • 提供者:Peter
  1. HC-SR04

    1下载:
  2. HC-SR04超声波测距Verilog驱动程序,包含了驱动代码和测试程序,其中驱动程序输出的是回响高电平持续的时间长度,单位us,测量精度高达0.17mm,程序改进过很多次,本次的程序应该没什么问题了。-HC-SR04 Ultrasonic Ranging Verilog drivers, including the driver code and test procedures, which the driver sustained high output is echoed the leng
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2.2kb
    • 提供者:郭雄
  1. 64_TLC

    0下载:
  2. 交通灯控制器的硬件描述 使用VHDL语言 注释详细 想要的赶紧下载吧-Traffic light controller using hardware descr iption language VHDL detailed notes quickly want to download it
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.2kb
    • 提供者:kongde
  1. 1270

    0下载:
  2. cpld外部带有很多设备,dsp需要对每个设备进行访问,这是对每个设备进行译码的程序-cpld with a lot of external devices, dsp need to visit each device, which is a decoding program for each device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.2kb
    • 提供者:dragonflyxu
  1. i2c_ctrl

    0下载:
  2. 程序是用VHDL语言在quartus开发环境中实现的I2C通信的源代码-VHDL language program is the development environment in quartus I2C communication to achieve the source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:2.2kb
    • 提供者:杨伟军
  1. f2812I2C_EEPROM

    0下载:
  2. 用VHDL语言实现扩展IIC接口的功能,-VHDL language used to achieve the expansion of IIC interface functions,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.2kb
    • 提供者:mpfei
  1. TP

    0下载:
  2. spice simulation file for analog ckt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.2kb
    • 提供者:Rishabh Bansal
« 1 2 ... .07 .08 .09 .10 .11 3612.13 .14 .15 .16 .17 ... 4323 »
搜珍网 www.dssz.com