CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .03 .04 .05 .06 .07 3608.09 .10 .11 .12 .13 ... 4323 »
  1. jiaotongdeng

    0下载:
  2. 交通信号灯自动控制器,能下载到FPGA开发板,自动交通灯控制程序,由VHDL编写,环境为QUTUS2-Traffic signal controller, can be downloaded to the FPGA development board, automatic traffic light control procedures, written by VHDL environment QUTUS2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:1.72mb
    • 提供者:dengnana
  1. traffic-light

    0下载:
  2. 使用VHDL编写的交通灯控制代码,可以用于课程设计或者毕业设计使用,已经经过调试运行正确-Using the VHDL code written in traffic light control, can be used for graduate design course design or use, has been commissioning the right
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.72mb
    • 提供者:王战雷
  1. myself3

    0下载:
  2. FPGA 接一个高速AD。。在模拟示波器上实现逻辑分析仪的功能-FPGA logic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.72mb
    • 提供者:cxl
  1. 1-1

    0下载:
  2. 基于altera de2 development an education board板的 例程1-1-altera de2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.72mb
    • 提供者:cyp
  1. UART-Altera

    0下载:
  2. 使用Atera FPGA CycloneII 实现串口通信,遵循RS232协议。FPGA上的模块实现了数据的接收,取补码和发送。(Achieve serial communication with FPGA, following the protocol of RS232.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:1.73mb
    • 提供者:swy0721
  1. seq

    0下载:
  2. vhdl sequential logic
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:1.73mb
    • 提供者:abdallahreda
  1. light_ysd

    0下载:
  2. 在quartusII下开发的流水灯的verilog程序,同时程序里还有分频的程序,方便大家的学习-Developed under the water in the quartusII light verilog program, and the program divided the program in there, we facilitate the learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.73mb
    • 提供者:叶开
  1. AD0804

    0下载:
  2. FPGA之ADC0804实验(1)程序是用ADC0804显示00-ff(2)将其转换成0-255;(3)将其转换成0-5.0V; (4)如果输入电压大于2.5V,设定报警灯亮。此程序基于Quartus的编程环境,采用Veilog语言编写。-ADC0804 FPGA experiment (1) program is to use ADC0804 00-FF (2) will be converted into 0-255 (3) will be converted into 0-5.0V (
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.73mb
    • 提供者:丁明凯
  1. NIOS_UCOS

    0下载:
  2. 基于Altera 公司 EP2C8Q208 FPGA的ucos程序-ucos based on EP2C8Q208 FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.73mb
    • 提供者:李星河
  1. DDR2_VERILOG

    0下载:
  2. 基于FPGA的DDR2_SDRAM的实现Verilog代码,比较实用,经过仿真验证。-Based on the FPGA implementation of DDR2_SDRAM Verilog code, more practical, proven by simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.73mb
    • 提供者:王虎
  1. VHDL-honeybee

    0下载:
  2. 一篇关于如何用FPGA做小蜜蜂游戏的论文,有源代码.- an article on how to do the game of honeyBee with source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.73mb
    • 提供者:tony.wang
  1. ddss

    0下载:
  2. 基于DDS技术和ROM压缩技术的正弦波信号发生器,具有更高的精度和更好的频谱特性。文件中包含设计源文件和Modelsim工程中的所有内容-sine wave signal generator ROM based on DDS technology and compression technology, with a greater precision and better spectrum. File contains all of the content including source fi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-01
    • 文件大小:1.73mb
    • 提供者:qinjing
« 1 2 ... .03 .04 .05 .06 .07 3608.09 .10 .11 .12 .13 ... 4323 »
搜珍网 www.dssz.com