CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .32 .33 .34 .35 .36 537.38 .39 .40 .41 .42 ... 4323 »
  1. top_rs

    0下载:
  2. 利用Xilinx ise的IP CORE写的(255,223)编译码的程序(The use of Xilinx ISE IP CORE written (255223) encoding and decoding procedures)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-12
    • 文件大小:1.5kb
    • 提供者:魏小爱
  1. bsl_shr

    0下载:
  2. 桶形移位寄存器哦,非常好用,已经仿真验证过了,绝对没有错误-bucket shift register Oh, very convenient, has been tested by simulation, there is no wrong
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.5kb
    • 提供者:谢敏
  1. moore state_machine

    0下载:
  2. 这是一个moore状态机的典型程序,供初学者参考-This is a typical state machine moore procedure reference for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.5kb
    • 提供者:张云鹏
  1. booth_multiplier

    0下载:
  2. Booth Multiplier Radix-2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.5kb
    • 提供者:tony
  1. PI

    0下载:
  2. 数字式PI比例积分控制器,有关自动控制方面的知识-The digital PI PI controller, the automatic control of knowledge
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:1.5kb
    • 提供者:李强
  1. T5B6B

    0下载:
  2. 5b6b编码,在光通信线路编码中有很广泛的应用。VHDL语言。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.5kb
    • 提供者:BrivaMa
  1. spi

    0下载:
  2. spi协议 用verilog 编写 可以在xilinx fpga板子上 ise软件-spi protocol written in verilog in xilinx fpga board ise software
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:1.5kb
    • 提供者:Andy
  1. dianzizhong

    0下载:
  2. 利用FPGA实现电子钟,包括计数器控制器。-Using FPGA to achieve clock, including the counter controller.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.5kb
    • 提供者:羔羊
  1. betemcu_blink

    0下载:
  2. program written to test programmers program used to blink leds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.5kb
    • 提供者:bfb53
  1. key_detect

    0下载:
  2. 由verilog编写的简单的按键消抖模块。主要是由“电平检查模块”和“10ms延迟模块”组合合成。-Verilog prepared by the simple key debounce module. Mainly synthesized by a combination of level examination module and module 10ms delay
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.5kb
    • 提供者:陈忠德
  1. odd_divider_VHDL

    0下载:
  2. 常用1、3、5及任意奇数分频器的VHDL代码实现(原创)-used 1,3,5 and arbitrary odd Divider VHDL code to achieve (original)
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.5kb
    • 提供者:汤维
  1. techbench的一些写法

    0下载:
  2. techbench的一些写法
  3. 所属分类:VHDL编程

    • 发布日期:2011-12-15
    • 文件大小:1.5kb
    • 提供者:Vermilion
« 1 2 ... .32 .33 .34 .35 .36 537.38 .39 .40 .41 .42 ... 4323 »
搜珍网 www.dssz.com