CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .62 .63 .64 .65 .66 567.68 .69 .70 .71 .72 ... 4323 »
  1. spi_flash_VHDL

    0下载:
  2. winbon 的芯片w25p16 驱动,使用VHDL语言,输入时钟为125M,只要稍微修改IDLE里面的跳转状态机就能跳转到各个读写,或是擦除状态。-the chip is winbon w25p16. vhdl language. the sysclk is 125m. it is easy to jump to write , read, or erase status by change idle status.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.6kb
    • 提供者:钱愈玉
  1. add_64

    1下载:
  2. 64位verilog加法器,希望对大家有帮助
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.6kb
    • 提供者:
  1. fpu_32bit

    0下载:
  2. to implement single precision arithmetic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.6kb
    • 提供者:ibraheem
  1. verilog

    0下载:
  2. 基于FPGA的LCD12864驱动显示程序 verilog hdl编译已通过 -LCD12864 Show verilog hdl compiler
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.6kb
    • 提供者:顾逸峰
  1. img0430

    0下载:
  2. PCI接口图像存放地址分配程序,通过CPLD控制传入存储器-the address allocation of imagination storage by PCI port
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.6kb
    • 提供者:lanlan
  1. led_key_beep

    0下载:
  2. 输入四路独立按键,输出四路独立LED和一个蜂鸣器。按下按键,对应的LED变量,同时蜂鸣器响,松开按键,对应的LED灭,蜂鸣器不响。蜂鸣器的功能是用四输入与门完成。这个四路很重要,整个电路扩展性很好。-Independent keys of the input four output four separate LED and a buzzer. Key is pressed, the corresponding LED variable, while the buzzer sounds, rel
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:1.6kb
    • 提供者:lcl
  1. msg_decode

    0下载:
  2. 对接收到的消息进行解码,通知消息处理模块进行消息处-Decode received the message, a notification message processing module messages at the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.6kb
    • 提供者:吴震
  1. RTL

    0下载:
  2. 频率检测模块,停止检测可设10K~100K,低频检测1M,高频检测5M。用于7816通讯模块-Frequency detection module, the stop detection can be set to 10K to 100K, low-frequency detection 1M, high-frequency detection 5M. For 7816 communication module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.6kb
    • 提供者:njusj
  1. uart_8

    0下载:
  2. 用verilog描述的串口通信接口,主体为接收机和发送机两个模块-Serial communication interface with Verilog descr iption, subject to a receiver and transmitter module two
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.6kb
    • 提供者:MR_shang
  1. VGA

    0下载:
  2. 基于VHDL语言的VGA显示控制程序,可以在1440x900分辨率的显示器上显示-Based on VHDL VGA display control program in 1440x900 resolution display on the monitor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.6kb
    • 提供者:王雷
  1. three-value

    0下载:
  2. 三个数值的交换,输入三个数值,使输出数值不同。-Three values ​ ​ of the exchange, enter the three values​ ​ , the output value of different
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.6kb
    • 提供者:吳信杰
  1. lcd.ucf

    0下载:
  2. the lcd ucf file in xilinx ise
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:1.6kb
    • 提供者:praveen j
« 1 2 ... .62 .63 .64 .65 .66 567.68 .69 .70 .71 .72 ... 4323 »
搜珍网 www.dssz.com