资源列表
VHDL
- 1 8位加法器的设计 2 分频电路 3 数字秒表的设计-1 8 adder design of 2-circuit design of 3 digital stopwatch
VHDLanli
- vhdl源码案例， vhdl源码案例，-VHDL source case, vhdl source case,
x3cs400_uart
- 基于X3cS400的串口通讯程序，开发环境ISE7.0，使用verilog编写。可以使用串口调试助手在pc机上查看字符。-UART communication program based on X3CS400 FPGA， develop enviroment： ISE7.0，completed by verilog。 The result could be seen on the Uart debug assitant.
fpga_pong
- fpga code for pong game
Counter
- xilinx S3E开发板上实现计数器功能-xilinx S3E counter functions to achieve the development board
FPGA_sata_receiver
- 基于EasyFPGA030的串口接收显示设计。-Serial receiver based EasyFPGA030 display design.
fft
- 用verilog语言编写的基于DA结构的滤波器的实现-filter
fpga
- 基于现场可编程门阵列( Fie ld Programmab le Ga teA rrays, FPGA )硬件平台和背景差分算法设计一个静态背景下 的视频移动目标检测与跟踪系统, 并详细给出系统的实现过程。检测结果表明: 采用FPGA硬件实现系统设计, 极大地提高了 系统的处理速度, 在静态背景下, 可以实时、准确地检测和跟踪到移动目标。-Based on field programmable gate array (Fie ld Programmab le Ga teA rrays,
verilog
- 讲解 verolog 基础知识很好的一个PPT-新手必备，从零学起 加油
qpsk
- 基于vhdl的qpsk算法研究与性能测试-Qpsk of vhdl-based research and performance testing algorithm
83编码器
- 83编码器编码
Verilog-HDL基础知识非常好的学习教程
- Verilog-HDL基础知识非常好的学习教程(Verilog-HDL basic knowledge, a very good learning tutorial)