CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .80 .81 .82 .83 .84 2585.86 .87 .88 .89 .90 ... 4323 »
  1. base-on-FPGA-embeded-system-design

    0下载:
  2. 摘 要: 可编程片上系统设计是一个崭新的、富有生机的嵌入式系统设计技术研究方向。本文在阐述可编程逻辑器件特点及其发展趋势的基础上,探讨了智力产权复用理念、基于嵌入式处理器内核和xilinx FPGA的SOPC软硬件设计技术,引入了基于英特网可重构逻辑概念并提出了设计实现方法,为基于FPGA的嵌入式系统设计提供了广阔的思路。-Abstract: Programmable System on Chip design is a new and vibrant direction of embedded
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:65.3kb
    • 提供者:李立
  1. mux21

    0下载:
  2. 二选一多路选择器的设计压缩包, 采用原理图方式和VHDL方式,quartusII 软件设计, 包含各种设计文件及目标下载文件.-mux21 design package, adopts the principle diagram method and VHDL, quartusII design software, download file contains all kinds of design documents and target.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:65.3kb
    • 提供者:s
  1. VHDL_tutorial

    0下载:
  2. 英文版的VHDL教程,如果英文说平可以的话,应该有所帮助-VHDL tutorial
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:65.24kb
    • 提供者:zyj198
  1. timer_ip_core

    0下载:
  2. timer ip core 8 bit, verilog simulation and coding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:65.23kb
    • 提供者:minhthe
  1. add

    0下载:
  2. vhdl的最简单的加法器,quarters2编译通过-The most simple vhdl adder, quarters2 compiled through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:65.21kb
    • 提供者:lc
  1. DM9000Ayuanli

    0下载:
  2. DM9000A原理及其与基带信号处理平台的结合应用-DM9000A principle and baseband signal processing platform with a combination of application
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:65.19kb
    • 提供者:lutangshi
  1. VHDLvote7

    0下载:
  2. VHDLvote7是一个VHDL的投票程序,是我做的课程设计题目,编译通过并在实验板上运行成功-VHDLvote7 s always a VHDL program, with the time when minutes and seconds, and the digital display, is the subject of the curriculum design I do, compile and run successfully in the experimental board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:65.17kb
    • 提供者:
  1. verilogcomputer

    1下载:
  2. 哈尔滨理工大学高级工程师写的
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:65.16kb
    • 提供者:zjy
  1. ask

    0下载:
  2. 提供一个把通信中ASK调制用VHDL来实现的例子,内附有相应的VHDL源程序。-To provide a communication ASK modulation achieved using VHDL example, enclosing a corresponding VHDL source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:65.12kb
    • 提供者:靳朝
  1. fpga

    0下载:
  2. 基于VGA的数字示波器的双通道论文研究 很好用的资料 -VGA-based dual-channel digital oscilloscope with good information on thesis research
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:65.11kb
    • 提供者:李涛
  1. CPLD_CCD

    0下载:
  2. 实现基于CPLD的CCD采集系统设计源码-based CPLD CCD Acquisition System Design FOSS
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:65.11kb
    • 提供者:吴军
  1. Bulkloop

    0下载:
  2. USB FIFO 测试,测试USB的传输性能-USB FIFO test for performance of the USB’s transmission
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:65.03kb
    • 提供者:刘彪
« 1 2 ... .80 .81 .82 .83 .84 2585.86 .87 .88 .89 .90 ... 4323 »
搜珍网 www.dssz.com