资源列表
CPLD的跑馬燈
- cpld的入门交流：CPLD的跑馬燈一个简易型cpld试验电路用VHDL语言遍的-cpld entry exchange : CPLD 5,250 cpld an easy-to-use test circuit using VHDL times the
UVM_Guidlines
- UVM Coding Guidelines for verification
Viterbi_decoder
- Viterbi译码器的编解码器的设计 用Verilog实现-Viterbi decoder。Verilog
dianzishizhong
- 很好的数字电子钟的设计，显示时分秒，里面有程序-Good design of digital electronic clock, minute and second display, there are procedures
USB2.0IP(RTL)
- USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代码-USB2.0 IP,Verilog HDL
myf_adder
- 用例化语句和case语句编写的全加器的VHDL描述。-Of statements were prepared using the full adder of the VHDL descr iption.
elevador5
- código de emílio do controlador do elevador
CPU
- 31条指令单周期cpu，指令内容见pdf文件-31 single-cycle instruction CPU
qpsk_demod_use_FPGA
- 根据软件无线电的思想，提出了一种新颖的数字信号处理算法，对QPSK信号的相位进行数字化处理，从而实现对QPSK信号的解调.该算法允许收发两端载波存在频差，用数字锁相实现收发端载波的同步，在频偏较大的情况下，估算频偏的大小，自适应设置环路的带宽，实现较短的捕获时间和较好的信噪性能。整个设计基于XILINX公司的ISE开发平台，并用Virtex-II系列FPGA实现。用FPGA实现调制解调器具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点，符合未来通信技术发展的方向。-According
2914a6757808262c1f7b5b3656a17de2
- 用于FFT的VHDL语言的源代码 比较全面功能也是 但我的老师说相对来说也复杂些-FFT of the VHDL language for the source code is more comprehensive features, but my teacher said is also relatively more complicated
proj1
- EDK project folder for developing simpel appliations
interface
- verilog 实现MCU的接口寄存器的描述。八位寄存器宽度。-verilog, MCU interface register descr iptions. Eight register width.