资源列表
uart_vhdl
- 是使用VHDL语言编写的基于FPGA的uart的源代码！-VHDL language is to use FPGA-based uart source code!
DCT_IDCT
- verilog code for DCT and IDCT (JPEG)
Coding-style-and-guidelines-of-HDL
- 该资料对数字设计的编码风格、编码规范给出了详细介绍，并简介了VHDL、verilog的编码要点。-The information on the coding style of digital design, coding specification gives a detailed descr iption and profile of VHDL, verilog coding points.
i2c
- IIC 接口EEPROM 存取实验（verilog实现） 按动开发板键盘某个键 CPLD 将拨码开关的数据写入EEPROM 的某个地址，按动另 外一个键，将刚写入的数据读回CPLD，并在数码管上显示。帮助读者掌握I2C 的总线协 议和EEPROM 的读写方法。-verilog
HDL_design_stile
- HDL编码风格与编码指南. 包括: 1.命名规则 2.编码指导-HDL coding style and coding guidelines. Include: 1. Naming rules 2. Coding guide
Writingspecifications_vhdl
- 关于vhdl及hdl的一些书写规范及特别注意点，可以解决一些不必要的麻烦-With regard to writing vhdl and hdl some of the specifications and special attention to points that can solve some unnecessary trouble
Verilog
- 是关于FPGA的一些基本的应用例程，代码是用verilog写的。-Basic routines on the FPGA, the code is written in verilog.
VerilogHDL_advanced_digital_design_code_Ch5
- Verilog HDL 高级数字设计源码 _chapter5
prbs-FPGA
- 。本文 给出了基于线性反馈移位寄存器电路，并结合FPGA 的特有结构，设计了一种简捷而又高效的伪随机序列产生方法。-. In this paper, based on linear feedback shift register circuit, combined with the unique structure of the FPGA, the design of a simple and efficient method for pseudo-random sequence.
sdram_models
- MICRON公司SDRAM的各种仿真模型，可以用于各种仿真环境-sdram simulation model
systolic_mul_D8_M193
- 193位8段的GF(2m)域上的Digit-Serial 脉动结构(Systolic)的乘法器-a 193bit GF(2m) Ditital-Serial Systolic Multiplier
FIR-using-bit-serial
- 用bit serial方法设计来有限长冲击响应滤波器，并用FPGA实现验证-Designed to use bit serial finite impulse response filter, and verify with the FPGA implementation