资源列表
xie
- 通过IDE接口实现硬盘扇区的写操作，DMA方式的源代码-write operation to hard disk sector through the IDE interface , DMA mode of the source code
E3_1
- 测试有符号和无符号二进制数相加结果对比，并对结果进行sim仿真(Test, signed and unsigned binary number addition, result comparison)
qghhv
- Relief computing classification weight, Complete codec LDPC code, Bottom-pass and band-pass FIR and IIR filter bottom pass and band-pass filter.
0834
- Import data files as input parameters matlab program is running, EULER numerical analysis method, gmcalab fast generalized form component analysis.
ExampleCode_DDS_AD9914
- AD9914是一款直接数字频率合成器(DDS)，内置一个12位数模转换器，目标工作速率最高达3.5 GSPS。(The AD9914 is a direct digital synthesizer (DDS) featuring a 12-bit DAC. The AD9914 uses advanced DDS technology, coupled with an internal high speed, high performance DAC to form a digitally
design_1
- 编码锁存器由主持人（start）控制以及 6 名选手输入（xuanshou（6:0））。主持 人信号无效（‘1’）时，将中间变量 Q_Z‘0’赋‘1’，主持人信号有效（‘0’）之后，如果中间 变量 Q_Z‘0’ 为‘1’，这时候 存下选手号的七段码显示，并将中间变量 Q_Z‘0’ 赋值为‘0’，使 下一个选手抢答信号输入无效，达到锁存的效果。最后给抢中输出（q）赋‘0’，表示已经 有选手抢中。-Encoding latch is controlled by the host (start) an
project1source
- sdh帧同步，实现sdh帧搜索，预同步，同步，保护等各态的功能-SDH frame synchronization SDH frame search, pre-sync, synchronization, protection, the function of each state
hdl
- 对 VHDL Verilog 和Systemverilog的详细对比，对与初学者十分有益！
dataflow
- 4:2 encoder using data flow modeling
LCD1602
- VERILOG 语言写的1602液晶屏显示，大家相互学习 相互参考-VERILOG language
FPGA
- HDTV视频内容创作的繁荣以及在带宽受限的广播信道环境中传送这些视频内容的方法，不断催生新的视频压缩标准和相关视频图像处理设备。
UART_query
- 用于LPC1343单片机的串口操作，可以通过UART收发数据-LPC1343USE UART SEND AND RECEIVE MESSAGE