资源列表
PS2UART_verilog
- 基于Verilog的PS/2键盘接口实现,接收PS/2键盘数据，并转换成ASCII码，通过RS232发送到PC显示。-Based on Verilog, PS/2 keyboard interface, the receiving PS/2 keyboard data and convert it into ASCII code sent to the PC through the RS232 display.
LCD
- VHDL-FPGA-Verilog LCD charachteri 2*16 sample program
shiyanliu
- 在eda中利用vhdl语言编写程序，实现在液晶显示屏显示文字-In eda using vhdl language program to realize the text on the LCD display shows
04.交通灯
- 既然是交通灯模拟实验，红黄绿三色小灯闪烁时间就要模拟真实的交通灯，我们使用Arduino 的delay（）函数来控制延时时间，相对于C 语言就要简单许多了。(void setup() { pinMode(redled, OUTPUT);/ pinMode(yellowled, OUTPUT) pinMode(greenled, OUTPUT); })
多功能数字钟 vhdl
- 多功能数字钟，图文混编，在maxplus10下运行通过。
mclock
- 用VHDL编写的带闹钟报时功能的数字钟 ，现代数字系统设计作业。 采用文本图形混合输入，在maxplus2 10.0运行通过-Written by VHDL figures with alarm chime clock, modern digital system design work. Graphics mixed with text input, run by the maxplus2 10.0
duoweishumaguan
- 通过该程序可是用矩阵键盘实现对多位数码管的控制，让多位数码管显示想要的数字，智能方便。-Through the program but realize the control of the number of digital tube with the matrix keyboard, make a number of digital tube display to digital, intelligent and convenient.
S3_SEG7DISP
- cyclone II EP2C8 对七段数码管的基本操作-cyclone II EP2C8 of the seven sections of the basic operation of digital
2_03_addder8
- 学习xilinx的简单模块程序，熟悉xilinx开发平台ise-xilinx demo code
sys_cpt
- 10.0 quartus 的破解文件，把这个文件替换就可以了 -10.0 quartus the crack file to replace the file on it
vhdl_LED
- 点阵显示实验示例使用说明 使用模块有：时钟源模块、点阵显示模块，脉冲沿模块。 使用步骤： 1. 打开电源+5V。 2. 信号连接，按下表将1K30信号与实际模块连接好。 3. 1K30板连接好并口线，并将程序加载 4. 脉冲沿模块的按键MS1为复位清零键，灯灭时有效，点阵块上会显示汉字。 -lattice experimental use of the use of sample modules : clock source modules, dot-matri
FIFO-verilog
- 本实验完成的是8位异步FIFO的设计，其中写时钟100MHz,读时钟为5MHz，其中RAM的深度为256。当写时钟脉冲上升沿到来时，判断写信号是有效，则写一个八位数据到RAM中；当读时钟脉冲上升沿到来时，判断读信号是有效，则从RAM中把一个八位数据读出来。当RAM中数据写满时产生一个满标志，不能再往RAM再写数据；当RAM中数据读空时产生一个空标志，不能再从RAM读出数据。-In this study, completed the 8-bit asynchronous FIFO design,