资源列表
yi
- a）以约 100KSPS 的采样率，连续对直流电压进行 AD 转换，将串行结果转换成并行， 显示在数码管上，测量三个以上电压点，分析 ADC 精度。 b）输入信号为 100Hz、幅度约 4.5V 的正极性正弦信号，用 SignalTap II 逻辑分析 仪分析转换结果。 c）实现单次 AD 转换：每按一次键，自动产生CS和一组时钟完成一次转换，将转换结 果显示在数码管上。 -a) sampling rate of about 100KSPS continuous DC
multi71
- 本例中应用vhdl实现与71的相乘，使用的是移位相乘的方法-Vhdl application in this case multiplied by 71 to achieve and use the shift method of multiplying
verilog6
- verilog除頻器可用於編碼段運\用可以穩定電路設計
dianziqin
- 基于Quartus II+VHDL开发的一个电子琴，具有乐谱显示，高低音指示功能。完整工程包，已经验证成功-Quartus II+ VHDL based on the development of a music keyboard, with music show, high bass instruction function. Complete engineering bag, proven successful
CLOCK
- 利用CPLD实现的数字钟，已经验证通过。-the clock with cpld
reed_solomon_decoder.tar
- lastest reed_solomon_decoder core from opencores.org
MyFPGA7
- a basic lcd-counter buttoned hdl project with button debouncer and freq adjustments
quartus10.0-crack
- quartus10.0破解文件#用于Quartus II 10.0 ： #将sys_cpt.dll覆盖掉安装目录即可。 #把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II 10的Tools菜单下选择License Setup，下面就有NIC ID)。 #在Quartus II 10的Tools菜单下选择License Setup，然后选择License file，最后点击OK。 #注意：license文件存放
verilog-state-machine
- 使用VerilogHDL语言的小教程。 用三段式方法编写状态机。 有清晰详细的注释。-A small tutorial teaching how to write the state machine using three-step method in VerilogHDL language. There are clear and detailed notes in the tutorial.
color_converter_latest.tar
- 彩色空间转换的VHDL源代码，可以实现CIE XYZ<->RGB， different RGB<->RGB和RGB<->YCbCr之间的相互转换，使用3x3矩阵模板(a color transform tasks such as CIE XYZ<->RGB, different RGB<->RGB and RGB<->YCbCr operations. The main part of color conversions f
LCD
- 通过运用FPGA的液晶显示模块显示一段数字或者字符。(Display a number of numbers or characters by using the LCD module of FPGA.)
REQUEST
- Request - Para Sensores