资源列表
Nixietube_count
- 数字电路基础课程设计,在数码管上计数，在quantusII下用vdhl与verilog编写。-count number in nixie tube
S4_LCD_VHDL
- 基于FPGA的1602控制VHDL语言。-FPGA-based control of VHDL, 1602.
Nios_II_SOPC
- 基于Nios＿II软核处理器的通信信号源SOPC设计，很有用的资料．-Nios_II soft-core processor-based communication signal source SOPC design, very useful information.
vhdl
- 很全面的关于VHDL的编程程序库，里面有详细的例程，对一般用户编程，都会有很好的启示。-Very comprehensive programming on the VHDL library, which detailed the routine, the user programming in general, there will be a good inspiration.
WORK32
- vhdl32路彩灯设计 maxplus平台 比较齐全-vhdl process
LCD12864
- 利用FPGA编程实现在LCD上显示汉字，非常实用的教程，里面有详细的代码说明，修改后即可实现你的需求。-Using FPGA Programming in LCD display Chinese characters, a very useful tutorial, which has a detailed code instructions can be modified to meet your needs.
sdfdf
- 设计并制作一台数字显示的简易频率计。 （二）要求 1.基本要求 (1)频率测量 a.测量范围 信号：方波、正弦波 幅度：0.5V～5V[注] 频率：1Hz～1MHz b.测试误差≤0.1 (2)周期测量 a.测量范围 信号：方波、正弦波 幅度：0.5V～5V[注] 频率：1Hz～1MHz b.测试误差≤0.1 键盘从上到下，从左到有依次为： 1 2 3 4 5 6 7 8 9 0 .
jtag.tar
- jtag的verilog 代码 包含boundary ce
motor2
- Verilog编程实现步进电机的单双八拍的四路脉冲信号。采用28BYJ-48步进电机（驱动ULN2003）验证可以实现其正反转。-Single and double eight four-shot pulse signal Verilog Programming stepper motor. Using 28BYJ-48 stepper motor (driver ULN2003) verification can achieve its inversion.
asynram
- 设计32×6位的RAM，其结构图如图2所示。其中，adr为地址引脚，cs、wr、rd分别为片 选、写和读引脚，din_out为输入输出引脚。当cs=0且wr由低到高（上升沿）时，din上的输 入数据写入adr指示的单元中；当cs=0且rd=0时，adr对应单元的数据在dout数据线上读出。 因wr在上升沿时写入数据，因此可以采用TEC-CA平台上的单脉冲按钮作为wr。-Design 326 of RAM, the structure shown in Figure 2. Which,
QuartusII72.RAR
- quartus ii 破解 hjy-quartus ii is very usefull hyjy
caiyang
- 种用FPGA 实现对高速A/ D 转换芯片的控制电路,系统以MAX125 为例,详细介绍了含有FIFO 存储器的A/ D 采样控制电路的设计方法,并给出了A/D 采样控制电路的V HDL 源程序和整个采样存储的顶层电路原理图.-Species with FPGA to achieve high-speed A/D conversion chip control circuit, the system as an example to MAX125 details FIFO memory cont