CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .29 .30 .31 .32 .33 2634.35 .36 .37 .38 .39 ... 4323 »
  1. FPAAcuit

    0下载:
  2. FPAA石英音叉陀螺的驱动与解调电路设计FPAA quartz tuning fork gyroscope drive and demodulation circuit-FPAA quartz tuning fork gyroscope drive and demodulation circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:331.58kb
    • 提供者:gai1949
  1. SafeUSB

    0下载:
  2. 加法器 將A+B16BITS 相加 請多多利用-adder加法器 將A+B16BITS 相加 請多多利用
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:331.6kb
    • 提供者:王正皇
  1. codeb_generator5

    1下载:
  2. B码的产生 使用B码进行校时 用来产生B码 以及B码的格式 说明-B generated code when using the B codes school code used to generate B and B code format descr iption
  3. 所属分类:VHDL编程

    • 发布日期:2013-07-08
    • 文件大小:331.61kb
    • 提供者:zhc
  1. PWM

    0下载:
  2. 数控脉宽正负调制信号发生器vhdl程序代码-Positive and negative pulse width modulated digital signal generator vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:331.69kb
    • 提供者:mu ruo yu
  1. lcd_test

    0下载:
  2. verilog hdl中的lcd固定显示字符-verilog hdl fixed in the lcd display character
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:331.79kb
    • 提供者:xiaole
  1. hanshack

    2下载:
  2. 用verilog编写的握手通信机制(req和ack),方便大家了解整个流程。-Use the verilog language to write the handshack commulation ways(req and ack)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:331.84kb
    • 提供者:ghj
  1. FSM

    0下载:
  2. 有限状态机,用Verilog语言,执行正确,仿真通过。-Finite state machine, with the Verilog language, the implementation of the right, simulation pass.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:331.86kb
    • 提供者:uyuy0401
  1. pll

    0下载:
  2. 运用MegaWizard工具直接生成PLL模块,并用modelsim进行仿真。-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:331.97kb
    • 提供者:葛运升
  1. 11

    0下载:
  2. VHDL spi源代码内核介绍,可以看看很受用
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:331.97kb
    • 提供者:jiaojiao
  1. SPItoVHDL

    0下载:
  2. VHDL语言编写的 SPI总线控制器-VHDL language ah SPI bus controller. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:331.98kb
    • 提供者:王鹏
  1. my_decode123

    0下载:
  2. 关于fpga开发板的程序,可以直接在开发板上使用。欢迎学习!-About fpga development board procedures, can be used directly in the development board. Welcome to learn!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:331.98kb
    • 提供者:叶红
  1. EDAchuzuchejijia

    0下载:
  2. 在本示例程序中,用VHDL语言实现了出租车的记价功能,在Maxplus2环境下编写,可通过cpld下载板来验证程序。在压缩包中附有示例的目的,方法和仿真时序图,是学习VHDL好例子。-in this sample program, using VHDL of the entry price of a taxi function, in preparation FLEX10K environment, through cpld download plate to the verification
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:331.98kb
    • 提供者:bkd
« 1 2 ... .29 .30 .31 .32 .33 2634.35 .36 .37 .38 .39 ... 4323 »
搜珍网 www.dssz.com