资源列表
KEY_TEST
- 试用过的去抖程序，已经验证过是确实可用的~大家可以下载后直接使用-To shake algorithm
seven_seg
- 矩阵式键盘驱动程序，能在一个数码管上面显示键盘上按下的数字。-Matrix keyboard driver, can be displayed in a digital pipe above the digital press on the keyboard.
V3(2)
- 设计一个7段数码管译码器，带数码管的4位可逆计数器 [具体要求] 1. 7段数码管译码器 使用拨码开关SW3, SW2, SW1, SW0作为输入，SW3为高位，SW0为低位。 将输出的结果在HEX1，HEX0显示。当输入为‘0000’~‘1111’显示为00~15， 2. 带数码管的4位可逆计数器 将实验三的结果在数码管上显示。结合上次实验，将4位可逆计数器，数码管显示，分别作为两个子模块，实现在数码管上显示的4位可逆计数器。-Design of a 7-s
vgaFPGA.rar
- xilinx fpga 做VGA驱动信号的Verilog原代码,ise版本9.2,,xilinx fpga do VGA driver signals Verilog source code, ise version 9.2,
Phoenix2
- 用VHDL设计一个双进程状态机， 状态0时如果输入“10”则转化为另一状态，否则输出‘1001’； 状态1时如果输入“11”则转化为下一状态，否则输出‘0101’； 状态2市如果输入“01”则转化为下一状态，否则输出‘1100’； 状态3时如果输入“00”则转化为状态0，否则输出＇0010＇； 复位状态为0-conditional machine
vhdl_dds
- 利用VHDL语言实现的简易DDS，便于调节正弦波的频率及相位-VHDL language using a simple DDS, easy to adjust the frequency and phase sine wave
secondclock
- 本设计是基于altera公司的ep2s750FPGA芯片的秒表计数器，其中包含六进制计数器和十进制计数器和万分频器等模块。-This design is based on the company s ep2s750FPGA altera stopwatch counter chip, which contains six binary counter and decimal counter and 10,000 divider modules.
ARM_FPGA_CCD
- 基于ARM和FPGA的嵌入式CCD采集系统的一篇论文，写的不错，值得参考
交通灯控制器
- 很久以前自己写的VHDL实现的交通灯控制器~ 动态数码管控制。altera平台
trafficlight
- 交通灯控制器,动态数码管显示。 虽然简单，但是是以前自己写的-Traffic light controller, dynamic digital display. Although simple, but it is written before his
clk
- 基于EP2C5Q208C的二分频verilog代码，modelsim仿真及下载配置-Verilog code, modelsim simulation and download configuration based on EP2C5Q208C binary frequency
exampleofverilog
- 这是一些有关verilog的例子，虽然都是小例子，但是很实用！-This example about verilog and is very useful to the people who want to improve the ability of verilog