CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .15 .16 .17 .18 .19 2620.21 .22 .23 .24 .25 ... 4323 »
  1. s2p

    0下载:
  2. 一个很好的串并转换verilog代码,带有modelsim仿真文件-very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:58.5kb
    • 提供者:杨经纬
  1. simulation_of_blocking_rate

    0下载:
  2. 无线通信中阻塞率的仿真,排队论相干理论讲解-Blocking rate in wireless communications simulation, queuing theory coherent theory to explain! ! ! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:58.49kb
    • 提供者:张林
  1. AVR_Core.tar

    0下载:
  2. vhdl语言编写的AVR单片机IP核,里面有testbench和说明文档。-VHDL language AVR Single Chip IP core, there are Testbench and documentation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:58.47kb
    • 提供者:blur
  1. FPGA-51

    0下载:
  2. 实现频率计的功能,频率测量范围是100HZ到10M.采用fpag与单片机结合。-FPGA and MCU combination to achieve frequency meter function, it can count on the accuracy of frequency, and to achieve the corresponding function, can complete technology and achieve frequency.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:58.46kb
    • 提供者:黄兴
  1. KEY2LED

    0下载:
  2. Spartan xc3s400 KeyToLED VHDL program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:58.46kb
    • 提供者:ibrahim
  1. fir-filter

    0下载:
  2. 11阶fir数字滤波器的verilog程序设计,线性相位,系数量化处理-11 order of fir digital filter verilog programming, linear phase, the coefficient quantization
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:58.45kb
    • 提供者:happy
  1. labpgms

    0下载:
  2. Here are some of FPGA Based Veriolg Cose . Hope u all find it very useful in ur day activities enjoy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:58.43kb
    • 提供者:Honey
  1. STCPWM

    0下载:
  2. STC PWM测试源代码程序,可以控制DC马达转速-stc pwm control DC Moto speen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:58.41kb
    • 提供者:hebing
  1. I2C_Interface(VHDL)

    0下载:
  2. I2C总线接口FPGA的实现代码,全部为VHDL语言源码文件,内附设计实用说明文档。-I2C bus interface FPGA implementation of the code, all source files for the VHDL language, included the design and practical documentation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:58.34kb
    • 提供者:Field
  1. divider_with_cache

    0下载:
  2. 带缓存的除法器,包括test bench,在普通除法器上加上缓存功能-divider with cache
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:58.33kb
    • 提供者:周联发
  1. sinfasheng

    0下载:
  2. 正弦信号发生器(可扫频)通过验证 正弦信号发生器
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:58.31kb
    • 提供者:刘明吉
  1. RC

    1下载:
  2. 使用multisim仿真程序编写的RC消除噪声电路的仿真图-Multisim simulation program written using the RC circuit simulation to eliminate the noise figure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:58.3kb
    • 提供者:朱世翔
« 1 2 ... .15 .16 .17 .18 .19 2620.21 .22 .23 .24 .25 ... 4323 »
搜珍网 www.dssz.com