CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .73 .74 .75 .76 .77 2778.79 .80 .81 .82 .83 ... 4323 »
  1. tested-programs

    0下载:
  2. This is simple ASM code to rotate stepper motor in clockwise motion. You have to attach ULN2003 IC to microcontroller and output of ULN2003 should be attached to Stepper motor. I tested this code with four coil stepper motor. You can create HEX file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:34.58kb
    • 提供者:tom
  1. Semafor3.0

    0下载:
  2. a semaphore (light changer - red, yellow and green) application using VHDL platform-a semaphore (light changer- red, yellow and green) application using VHDL platform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:34.56kb
    • 提供者:theo
  1. sd_card

    0下载:
  2. 自己编写的文件,欢迎大家下载,绝对成功,谢谢你的支持-I have written documents, are welcome to download, absolute success
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:34.56kb
    • 提供者:王浩
  1. LIP1401CORE_IO_LVDS

    0下载:
  2. IO LVDS VHDL & Verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:34.56kb
    • 提供者:jc
  1. verilogcode

    0下载:
  2. 包含了加法器、移位寄存器、时钟等Verilog源代码。-Verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:34.56kb
    • 提供者:洪涛
  1. cruels-inout

    0下载:
  2. 这是自己的原创,关于fpga的verilog代码中inout错误提示的理解-This is your own original, on the verilog fpga error code understanding inout
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:34.55kb
    • 提供者:wuwei
  1. Lamp-from-left-to-right

    0下载:
  2. 接在P0口的8个LED从左到右循环依次点亮,产生走马灯效果-Then were lit in P0 port 8 LED from left to right cycle, resulting in a revolving door effect
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:34.5kb
    • 提供者:李先森
  1. 数码管扫描显示转换模块

    0下载:
  2. 数码扫描显示转换模块,可以对数码内容进行扫描,同时可进行转换-digital scan conversion modules, the digital content can scan, which can also be converted
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:34.5kb
    • 提供者:jia
  1. socket_apps

    0下载:
  2. socket编程例程,在xilinx的sdk环境下实现,简单易懂,可作为设计参考-socket programming routines to achieve in the xilinx sdk environment, easy to understand, can be used as a reference design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:34.49kb
    • 提供者:chan
  1. FIFO-verilog-CODE

    0下载:
  2. FIFO存储器的Verilog设计与实现-FIFO verilog CODE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:34.49kb
    • 提供者:秦天
  1. ep1c6_3_keyled

    0下载:
  2. 关于FPGA的基础学习,按键控制模块,欢迎大家下载。-FPGA-based learning, the key control module, welcome to download.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:34.46kb
    • 提供者:川虎
  1. jiaotongdeng

    0下载:
  2. 基于单片机的交通灯设计,有倒数计时功能,电路原理图 hex文件-jiaotongdneg sheji
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:34.45kb
    • 提供者:谢刚
« 1 2 ... .73 .74 .75 .76 .77 2778.79 .80 .81 .82 .83 ... 4323 »
搜珍网 www.dssz.com