CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .78 .79 .80 .81 .82 2783.84 .85 .86 .87 .88 ... 4323 »
  1. jishuqi

    0下载:
  2. 每按下开关,计数器加1且通过发光二极管显示出来-Each switch is pressed, the counter increased by 1 and shown by light-emitting diode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:33.82kb
    • 提供者:李清淼
  1. Verilogdaimajijing

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:33.82kb
    • 提供者:黄虎
  1. suocun

    0下载:
  2. vhdl3分频功能看名字就知道了,还用多说什么吗,大家都是聪明人
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:33.81kb
    • 提供者:fql984722
  1. jk

    0下载:
  2. Different vhdl programs are like jk flip flops, conters,prbs generator,multiplier,8-bit adder are uploaded
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:33.81kb
    • 提供者:vara
  1. decoder_latest

    0下载:
  2. mp3 decoder in vhdl from opencores
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:33.81kb
    • 提供者:echip
  1. Example-4-17

    0下载:
  2. 学习异步复位、同步释放电路建模的方法。异步复位、同步释放的具体设计方法很多,关键是如何保证同步地释放复位信号。本例的设计方法是在复位信号释放时,用系统时钟采样,然后将复位信号送到寄存器的异步复位端。-Learning asynchronous reset, synchronous release of circuit modeling approach. Asynchronous reset, synchronous release of many of the specific design,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:33.8kb
    • 提供者:hemy
  1. WITH_SDRAM_DAQ

    0下载:
  2. pci控制器中的管脚分配部分,完成pin分配-pci controller pin assignment section, complete pin assignment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:33.8kb
    • 提供者:mu
  1. Systemverilog

    0下载:
  2. 这个为systemverilog 的一个牛人的总结,是初学者必备的,很适合初学者运用的。-This is systemverilog a summary of cattle is essential for beginners, it is suitable for beginners to use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:33.79kb
    • 提供者:xiezhuneng
  1. Div

    0下载:
  2. VHDL新手入门:10分频器的实现 附带波形仿真 -VHDL Getting Started: 10 dividers with waveform simulation implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:33.79kb
    • 提供者:Domo
  1. zidongshouhuojisheji

    1下载:
  2. 本文采用Verilog HDL描述语言实现自动售货机系统的销售动作,用有限状态机进行系统状态描述,自动售货机通电复位时,自动进入系统初始状态,本文设计的自动售货机控制系统主要可以实现投币处理、计算投币总额、输出商品,输出找零、余额计算并显示等功能。-This verilog hdl describe language used for automatic machines system of action, with a limited system of state, state, the v
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:33.78kb
    • 提供者:高菲悦
  1. madi_test1

    0下载:
  2. it is madi_to_adat converter... madi-multichannel audio digital interface adat- alesis digital audio tape
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:33.77kb
    • 提供者:gangadhar
  1. decoder

    0下载:
  2. mp3译码器的实现,在fpga上实现多媒体功能-this project is the mp3 decoder, designed by vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:33.77kb
    • 提供者:
« 1 2 ... .78 .79 .80 .81 .82 2783.84 .85 .86 .87 .88 ... 4323 »
搜珍网 www.dssz.com