资源列表
msp430_i2c_uart
- msp430单片机的IIC 协议和UART协议，很好用的，都测试过哦-msp430 microcontroller and the UART protocol IIC protocol, well used, are tested oh
FPGA___8031__
- FPGA 中应用8031 上载 的文件包 内涵 电路图连接图 程序-8031 FPGA application package content uploaded circuit connection diagram program
VHDL
- 本文介绍了VHDL硬件描述语言基础，包括： 1.简介 2.基本结构 3.基本数据类型 4.设计组合电路 5.设计时序电路 6.设计状态机 7.大规模电路的层次化设计 8.Function and Procedure
VHDLexample
- VHDL的例子，是我学VHDL以来收集的，那出来共享，想要的下哈
EDA-program
- 这个代码可以帮助学习这种语言的人们学习如何用编写程序去实现计算机的功能。- This code can help people learn the language of learning how to write a program to realize the function of the computer.
addr_rtl
- 利用Verilog HDL编写程序 利用assign语句实现加法器-Use Verilog HDL to write programs Using the assign statement adder
Papilio
- demonstrate the sdram usuage
18-PCA
- C8051F040的PCA可编程计数器的程序，经调试通过-The PCA C8051F040 programmable counter program, the debugging
divtest
- VHDL数字锁相环所用的分频器，需要的同学可以试一下。-fenpinqi
clock
- 实验3设计资料简易时钟 FPGA数字时钟设计参考资料及全部代码-Experimental design simple clock FPGA digital clock design reference information and all the code
vhdl
- single-port RAM in write-first mode. module raminfr (clk, we, en, addr, di, do) input clk input we input en input [4:0] addr input [3:0] di output [3:0] do reg [3:0] RAM [31:0] reg [4:0] read_addr always @(po
JK
- 带复位端、置位端、延迟为15ns的响应CP下降沿的JK触发器-With reset terminal, set end delay the 15ns CP' s response to the falling edge of the JK flip-flop