CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .96 .97 .98 .99 .00 2801.02 .03 .04 .05 .06 ... 4323 »
  1. traffic-light

    0下载:
  2. 交通灯控制,是自动化控制里的经典实验,这是用日本三菱系统实现的,和现实用的十字路*通灯系统一样,已经验证通过。-Traffic light control, a classic experiment in the automatic control, which is Japanese Mitsubishi system, and the reality crossroads traffic light system has been verified.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:31.65kb
    • 提供者:zanzan
  1. dac

    0下载:
  2. 简易函数发生器,能产生正弦波,三角波,梯形波,方波,并且可调频率和幅度值。-Simple function generator can produce sine, triangle wave, trapezoidal wave, square wave, and the adjustable frequency and amplitude values.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:31.64kb
    • 提供者:刁杰
  1. Crack_for_QII_12.0

    0下载:
  2. quartus ii 12.0破解文件,包括32位和64位-quartus ii 12.0 crack file, including 32-bit and 64-bit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:31.63kb
    • 提供者:sean
  1. using_the_block_RAM_in_Spartan-3_FPGA

    0下载:
  2. Spartan-3 系列 FPGA 中的 Block RAM 的使用-using the block RAM in Spartan-3 FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:31.62kb
    • 提供者:lishiwei
  1. example3

    0下载:
  2. 实现一个加/减8进制计数器。其中包括时钟输入、使能信号、加减控制信 号、复位信号、三位输入和一位进位位。-To achieve a plus/minus 8 binary counter. These include the clock input enable signal, addition and subtraction control signals, reset signals, three inputs and a carry bit.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:31.62kb
    • 提供者:panda
  1. dingshiqi188

    0下载:
  2. VHDL--定时器设计-Design of a Timer Based on CPLD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:31.61kb
    • 提供者:雇主
  1. verilog_program

    0下载:
  2. 各种初学Verilog者需要练习的实例代码集锦,包含加法器,BCD计数器,2分频,交通灯等等!-Beginners need to practice a variety of examples of Verilog code highlights, including the adder, BCD counters, 2 frequency, traffic lights and more!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:31.6kb
    • 提供者:lyh
  1. ds1302

    0下载:
  2. ds1302的液晶显示程序,cpu 采用的是89c51单片机,显示效果很好-this code is for ds1302 written by C language
  3. 所属分类:ELanguage

    • 发布日期:2017-04-16
    • 文件大小:31.6kb
    • 提供者:王智强
  1. decoder_3_8

    0下载:
  2. FPGA的3-8译码器,使用Verilog编写-3-8 FPGA decoder in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:31.58kb
    • 提供者:duan
  1. CPUVHDL

    1下载:
  2. CPU+VHDL代码及详细注释\一个老外写的 200多行代码-CPU+ VHDL code and detailed notes \ a foreigner wrote more than 200 lines of code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-26
    • 文件大小:31.58kb
    • 提供者:阿德陈
  1. URAT-VHDL

    0下载:
  2. 学习通信的好资料,串口通信对于收发数据很要!很重要,很重要-Good information to learn communication, serial communication for sending and receiving data is to! Very important, very important
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:31.57kb
    • 提供者:xiong06041433
  1. URAT

    0下载:
  2. 使用VHDL程序,编写的URAT 与仿真功能-The use of VHDL procedures and simulation functions written URAT
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:31.57kb
    • 提供者:ludongdong
« 1 2 ... .96 .97 .98 .99 .00 2801.02 .03 .04 .05 .06 ... 4323 »
搜珍网 www.dssz.com