资源列表
URAT-VHDL
- 关于URAT的VHDL程序设计与仿真，仿真通过-With regard to URAT the VHDL program design and simulation, simulation by
huawei_FPGA_design_flow
- 有关华为的fpga 设计流程，内部资料，希望对各位同仁有所帮助-fpga design flow of huawei
clkdiv
- 任意分频电路的verilog实现，包含奇分频和偶分频-Arbitrary divider circuit verilog achieve, contains odd and even frequency divider
VGAtry
- VGA显示的vhdl代码，依据VGA的复杂时序写成逐行扫描的代码，高效的算法- 英语 日语 VGA display VHDL code, written in accordance with the complex timing of the VGA progressive scan code, and efficient algorithms
AD0804
- AD0804的控制程序，有VHDL和verilog两个方式。还有AD0804的介绍，和状态机控制-AD0804 control program, there are two ways to VHDL and verilog. There AD0804 introduction, and the state machine control
UART_FPGA_design
- FPGA通用异步收发器设计，代码均在WORD文档里，含详细说明，不错的。-UART FPGA design, the code in the WORD document, the content in detail, good.
HUAWEI-FPGA-design-procedure-guide
- 本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是： 在于规范整个设计流程，实现开发的合理性、一致性、高效性。 形成风格良好和完整的文档。 实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。 便于新员工快速掌握本部门FPGA的设计流程 -HUAWEI FPGA design procedure guide
51_clock_C
- 51 单片机 12个led循环移动显示 4位共阳数码管 时钟显示C 程序-51 single cycle of 12 led moving display four common anode LED clock display C program
CAN_Verilog
- CAN协议控制器，用verilog语言详细描述CAN协议，同时还有can测试程序 -CAN Protocol Controller
FPGA
- FPGA设计流程指南，在于规范整个设计流程，实现开发的合理性、一致性、高效性-FPGA design flow guidelines is to standardize the entire design process, enabling the development of rationality, consistency, efficiency
VHDLxl
- 适合新手用的VHDL语言的程序实例包，里面包含了好多的有用小程序！是我以前收集的-easy
use-AUTHERWARE-to-make-LED-display
- 用AUTHERWARE制作体育馆大屏幕的方法与技巧-use AUTHERWARE software to make LED display