CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .96 .97 .98 .99 .00 2801.02 .03 .04 .05 .06 ... 4323 »
  1. counter-interrupt-8-timer-04s

    0下载:
  2. 单片机源程序(keilC语言)---计数器中断8次定时04s件,不需编程,但仅是对霍尔传感器测速应用的验证。-SCM source (keilC language)--- counter interrupt 8 timer 04s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:8.09kb
    • 提供者:除魔为道
  1. ADS7822-data-collection

    1下载:
  2. ads7822数据采集,verilog语言实现, 采集结果转换为IEEE754 单精度浮点输出!-the ads7822 data acquisition, the Verilog language, collected results into the IEEE754 single precision floating-point output
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-29
    • 文件大小:105.46kb
    • 提供者:seven
  1. pci_to_wb_latest[1].tar

    0下载:
  2. 该ip核实现了容量为16MB的、双字、可寻址存储镜像与wishbone总线的连接-This core implements a 16 MB DWord-addressable memory image in the Wishbone bus (so WB width is 32 bit). Its functionality is reduced to the minimum which is required by the PCI specification (and I m really t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:6.81kb
    • 提供者:hxr
  1. a_vhdl_8253_timer_latest[1].tar

    0下载:
  2. 因特尔8254 计时器的vhdl语言实现-a VHDL version of the Intel 8254 timer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:105.37kb
    • 提供者:hxr
  1. wb_to_amba_latest[1].tar

    0下载:
  2. ahb总线到wishbone总线的桥接器,包括一个testbench,该版本暂不支持burst操作-A AHB master to WishBone slave bridge along with a basic testbench is included. Burst in not yet supported
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:11.37kb
    • 提供者:hxr
  1. The-design-of-the-bicycle-odometer

    1下载:
  2. 本系统由霍尔传感器、RC滤波电路、单片机AT89S51、系统化LED显示模块、数据存储电路和键盘控制组成。其中霍尔传感器包含信号放大和波形整形。对待测信号进行放大的目的是降低对待测信号的幅度要求;波形变换和波形整形电路则用来将放大的信号转换成可与单片机相连的TTL信号;通过单片机的设置可使内部定时器T1对脉冲输入引脚T0进行控制,这样能精确地算出加到T0引脚的单位时间内检测到的脉冲数;设计中速度显示采用LED模块,通过速度换算得来的里程数采用I2C总线并通过E2PROM来存储,既节省了所需单片机
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-04-21
    • 文件大小:206kb
    • 提供者:除魔为道
  1. Foreign-language-translation

    0下载:
  2. 本系统由霍尔传感器、RC滤波电路、单片机AT89S51、系统化LED显示模块、数据存储电路和键盘控制组成。其中霍尔传感器包含信号放大和波形整形。对待测信号进行放大的目的是降低对待测信号的幅度要求;波形变换和波形整形电路则用来将放大的信号转换成可与单片机相连的TTL信号;通过单片机的设置可使内部定时器T1对脉冲输入引脚T0进行控制,这样能精确地算出加到T0引脚的单位时间内检测到的脉冲数;设计中速度显示采用LED模块,通过速度换算得来的里程数采用I2C总线并通过E2PROM来存储,既节省了所需单片机
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:12.96kb
    • 提供者:除魔为道
  1. Temperature-Meter

    0下载:
  2. Temperature Meter in VHDL code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.21kb
    • 提供者:Andre Michels
  1. compare

    0下载:
  2. 基于isPLSI1016E_80LJ44芯片简单的十六位比较器-IsPLSI1016E_80LJ44 chip sixteen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.57kb
    • 提供者:马爱华
  1. Chronometer

    0下载:
  2. Chronometer VHDL code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.77kb
    • 提供者:Andre Michels
  1. timer

    0下载:
  2. 用verilog 实现时钟的功能,并在DE2开发板上调试-Clock with verilog and debug on the DE2 board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:780.95kb
    • 提供者:fisher
  1. Fibonacci-Sequence

    0下载:
  2. Fibonacci Sequence VHDL code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.28kb
    • 提供者:Andre Michels
« 1 2 ... .96 .97 .98 .99 .00 2801.02 .03 .04 .05 .06 ... 4323 »
搜珍网 www.dssz.com