资源列表
8CPU
- 指令寄存器：在触发时钟的正沿触发下，寄存器将数据总线送来的指令存入寄存器； 累加器用于存放当前的结果，它也是双目运算的一个数据来源； 算术逻辑运算单元根据输入的8种不同操作码实现相应的加、与、异或、或等8种基本操作运算； 状态控制器实际上就是一个状态机，它是CPU的控制核心，用于产生一系列的控制信号，启动或停止某些部件。CPU何时进行读指令、读写I/O端口、对ROM数据的读取等操作，都是由状态机来控制的； -Instruction Register: The trigger is
xianshi
- 主要是设计数字钟的动态显示程序，比较重要。-Mainly design digital clock dynamic display program，very important.
vhdl
- 基于vhdl的各种存储器描述，实现存储器功能-Vhdl descr iption based on a variety of memory to achieve the memory function
key
- 扫描键盘阵列由复数行以及复数列所交错而成，每一这些行以及每一这些列的交错处是对应至一键盘钮，当某个键被按下时,阵列会产生一选择信号并输送给7段数码管解码器显示-enter the key and display in 7 sections of numerical code tubes
traffic
- 自动交通控制系统,设计一个具有主、支干道十字路口的交通灯自动控制芯片。 当主干道与支干道均无车辆要求通行时，主干道应保持畅通，亮绿灯，支干道亮红灯。 如果主干道无车，支干道有车，则允许支干道通行，主干道亮红灯，支干道亮绿灯。 如果主干道和支干道均有车要求通行，则两者应交替通行，并要求主干道每次通行30秒，支干道每次通行20秒，并显示剩余时间。 每次绿灯变红灯时，黄灯应先亮3秒钟，并显示绿灯和黄灯剩余时间。 -Automatic traffic control systems,
CCDqudong
- 控制CCD曝光，及CCD相关驱动程序，一个很号的索尼CCD驱动程序-CCD exposure control, and CCD-related drivers, a number of Sony CCD driver
elevator-verilog-code
- SRAM CONTROLLER CAN GIVE YOU CORRET IDEA ABOUT VERILOG
FPGA上实现TURBO码的编码
- 在赛灵思的FPGA上实现的TURBO码的编码程序
turbo_encoder
- 在赛灵思的FPGA上实现turbo码的编码程序,使用Verilog语言实现。-Implemented on Xilinx FPGA in the turbo coding principle, the use of Verilog language.
UART6
- its a Universal ART code writen by VHDL
verilog-encoder
- JPEG的編碼器 使用VERILOG以硬體實現 也使用MODEL模擬驗證-JPEG encoder using the VERILOG hardware implementation is also used to simulate authentication MODEL
jpeg-codec-in-verilog-HDL
- jpeg codec in Verilog HDL.-jpeg Code decoding used by Verilog HDL。