资源列表
引爆器
- 数字密码引爆器的输入描述：1、 在开始输入密码以前的等待状态，首先要按READY键，表示目前准备就绪，可以输入数字密码；2、 当引爆事件发生后，应该回到等待状态，设置WAIT_T键；3、 如果输入密码不正确，此时要操作READY和WAIT_T是不起作用的，必须由设计人员重新设置到等待状态，设置SETUP键，SETUP为内部按键，操作人员应该不能接触；4、 确定密码输入后，要设计一个点火按键FIRE；-digit passwords detonated's input Descr ipti
led_test
- 开发FPGA的入门程序.是一个4个LED点亮程序-Entry procedures for the development of FPGA sponser links:
VHDL1332351087
- VHDL Concepts and Tutorial
DDS-program
- DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分（如Q2220）。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器根据 dds 频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。-The chips mainly includes DDS frequen
Verilog_quick_reference
- Verilog HDL 的快速入门，是网页格式。非常实用，包括语法、运算符等方面。-a useful quick reference of Verilog HDL. Especially for the starters like me!
VHDL
- VHDL常用的22个子程序源码,这有你们需要的代码
IS63LV1024L
- ISSI SRAM IS63LV1024L 时序仿真模型-Verilog model of IS63LV1024L
STATE-CHECK
- 设计一个有限状态机，用以检测输入序列“1110010”-state check
labview 一维小波去噪
- labview中利用matlab进行一维小波去噪
I2S_6
- CLK example is existing at that file
vhdlexample
- 详细功能:曾经学习VHDL时公司老工程师给的的经典实例，互相学习。
1---Serial-interface-(RS-232)
- Verilog HDL编写的RS232通信接口，包含RS232接口通信原理解析和编程实现文档-Verilog HDL prepared by the RS232 communication interface, including RS232 interface communication principles of parsing and programming documents