CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .11 .12 .13 .14 .15 2916.17 .18 .19 .20 .21 ... 4323 »
  1. altera_avalon_pwm

    0下载:
  2. quarters的pwm包,可以用它实现pwm控制-quarters of the pwm package, you can use it to achieve control of pwm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:20.15kb
    • 提供者:daiyuanhui
  1. verilog

    0下载:
  2. vivado的led灯的学习程序,有兴趣学习soc的可以下载-the program for vivado study on SOC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:20.1kb
    • 提供者:fishman
  1. Rejestr_przesuwny

    0下载:
  2. shift-register, model-vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:20.08kb
    • 提供者:kaibuk
  1. RISC32VHDL

    0下载:
  2. 32位微处理器的设计,基于vhdl实现
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:20.07kb
    • 提供者:郭峰
  1. phase

    0下载:
  2. 测量时间间隔的代码,效果还是不错的,大家可以下下来试试 -Time interval measurement code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:20.07kb
    • 提供者:陈瑞昊
  1. comp_16

    0下载:
  2. 设计16位同步计数器 要求:(1)分析16位同步计数器结构和电路特点; (2)用硬件描述语言进行设计; (3)编写测试仿真并进行仿真。-Design 16-bit synchronous counter requirements: (1) analysis of the 16-bit synchronous counter and circuit characteristics (2) hardware descr iption language design (3) pre
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:20.06kb
    • 提供者:15416
  1. UART0

    0下载:
  2. C8051F340开发UART程序,希望对大家有帮助。-The C8051F340 developed UART program, we hope to help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:20.05kb
    • 提供者:李百良
  1. Tgmsskziph

    0下载:
  2. 本程序源码为通信系统中的GMSK调制程序源码,对于研究通通信调制解调的人来说十分有用! 可直接使用。 已通过测试。 -The program source code for GMSK modulation communication systems program source code, very useful for the study through communication modem Can be used directly. Has been tested.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:20.05kb
    • 提供者:
  1. VHDL_i2cs_CPLD

    0下载:
  2. 占用寄存器超少的,I2C从模式的代码的VHDL源代码,很有用哦!-Occupation register ultra-small, I2C slave mode code VHDL source code, useful Oh!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:20.03kb
    • 提供者:zyxml
  1. debounce

    0下载:
  2. Switch debounce unit (written in VHDL).
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:20.02kb
    • 提供者:
  1. traffic

    0下载:
  2. 采用VHDL语言编写的控制交通灯工作的程序。分为四个部分:1,分频器,2,计数并产生控制信号,3,交通灯信号产生,4,交通灯总体描述。点击lzh6.aws打开工作空间-VHDL language used to control traffic lights work procedures. Divided into four parts: 1, divider, 2, count and generates control signals, 3, traffic signal generatio
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:20.02kb
    • 提供者:李修函
  1. pwm

    0下载:
  2. 用可编程逻辑器件实现PWM波形即PWM波形发生器
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:20.01kb
    • 提供者:李小莫
« 1 2 ... .11 .12 .13 .14 .15 2916.17 .18 .19 .20 .21 ... 4323 »
搜珍网 www.dssz.com