资源列表
THP
- THP算法的MATLAB程序，可以给初学者一个好的教学-THP algorithm MATLAB procedures, can give a good teaching beginners
TheDesignersGuidetoVHDLfiles
- Its a code guide. a helpful tool to learn VHDL
ps2_keyboard_679008069
- FPGA键盘输入，利用VHDL实现，芯片型号为Cyclone -FPGA keyboard input, using VHDL realization
shuzizhong
- 本数字钟可实现正常计时，支持12小时和24小时两种计时方式的切换，允许用户手动调时和整点报时功能。 系统对外向用户提供了两个按键:功能键和调整键.功能键用于功能选择,调整键用于相关的时间调整. 当接通电源后系统便开始正常计时，如果按一下功能键，则进入调小时模式,再按一次则进入调分模式,再按则进入12/24小时模式选择设定,再按则恢复到正常计时状态. 在正常计时状态下，用户可以选择12或24小时的计时方式，第六个数码管的右下方小点亮表示是12小时模式，不亮表示24小时。整点报时时，六个数码管的
sqrt_Verilog
- Verilog实现开平方模块，内含有具体的算法描述Word文档，简单清晰明了。-sqrt with Verilog HDL. It is useful.
altera_lib
- 实现基于VHDL语言的8b10b编解码器，在altera平台得到验证。-8b10b VHDL language-based codec, in altera platform to be validated.
sqrt
- verilog 硬件平方根算法 采用与笔算平方根一样的算法
ExperimentoCap9
- Question cpa 9 of the an book in portuguese
I2C
- 本文件是在quartus II环境下编译的，功能为I2c控制模块。可作为IP核使用！-This document is compiled in quartus II environment, the function I2c control module. Can be used as IP core to use!
convcode
- 基于Modelsim的卷积码(2,1,7)的Verilog实现，采用直接生成-Modelsim-based convolution code (2,1,7) and Verilog implementation of direct generation
memory_cores.tar
- memory 的行为模型 适合仿真平台搭建
lwip_patch
- lwip stack patch for spartan3e