资源列表
vga
- VGA monitor port for the fpga board to view the image
1
- VHDL频率计的设计 验证过能用 大家一起学习交流-Use VHDL cymometer design validation
verilog
- Verilog 语言的开发经验，希望对FPGA开发的初学者有所帮助-Verilog Experience, hope it be helpful for every FPGA beginner
VHDcf_fft_1024_8
- 1024点８位FFT的VHDL语言实现方式，大家可以参考一下。-1024-point FFT eight VHDL way, we can take a look.
fulladder4
- 4bit full adder
1_02_FullAdd4
- 四位元全加器,為Verilog/VHDL構成的IP模組電路-4bit fulladder
wishbone
- Wishbone规范具有如下特点:简单、紧凑，需要很少的逻辑门 完整的普通数据据传输总线协议，包括单个读写、快传输、读一修改一写周期、事件周期 数据总线宽度可以是8-64位 支持大端(big-endian)和小端(litle-endian)，接口自动完成两者之间的转换。支持存储器映射、FIFO存储器、交叉互联 握手协议，允许速率控制 可以达到每个时钟周期进行一次数据传输 支持普通周期结束、重试结束、错误结束等总线周期形式 支持用户自定义的标志:采用MASTER/SLAVE体系结构 支持多点进程(
nonsythasizable8pointfft
- A Fast Fourier Transform(FFT) is an efficient algorithm for calculating the discrete Fourier transform of a set of data. A DFT basically decomposes a set of data in time domain into different frequency components. DFT is defined by the following equa
Text-shaped-LCD
- 文字形LCD Text-shaped LCD #include "HT66F50.h" const unsigned char Table1[] = "Kun" //所要顯示字元 unsigned char DATA_BUS @0x20 //sfr DATA_BUS=0x90 //DATA bus=P1 #define RS PA0 //P35=RS=0指令暫存器，RS=1資料暫存器 #define RW PA1 //P36=RW=1讀取，RW=0寫入
LED_Disp
- 通过单片机实现对数码管的控制，进行数字的显示-LED display
xapp250
- xilinx 关于时钟数据恢复中的源代码-xilinx on the clock and data recovery in the source code
8255mode0
- 用fpga模拟8255方式0的vhdl实现源代码，-8255 ways to achieve 0 vhdl source code