资源列表
veriloginterleave2
- 交织器的在5个源代码，:-) 对学习交织器真的很有用的啊
diedai
- 通过设置矩阵大小数，自动地利用雅克比迭代和高斯赛德尔迭代计算结果以及利用范数计算误差-Matrix size by setting the number of auto-use and high Sisaideer Jacobi iteration iterative calculations and the use of norm calculation errors
Music-playing-circuit-program
- 该演奏程序能实现梁祝的歌曲，通过调节程序的频率就能实现歌曲的改变，里面有详细的解读-Music playing circuit programPlay program can realize butterfly lovers of songs
Clock
- 用Verilog 实现的电子时钟，给初学者一个模版，学习Verilog。
SD_Physical_specsv101
- microSD卡的资料,包括其物理层参数。电气参数。
NIOS_LM240160
- 基于NIOS的，TOPWAY公司的LCD液晶---LM240160 驱动程序。-Based on NIOS' s, TOPWAY company‘s LCD--- LM240160 driver code.
digital-clock
- 数字钟是计时仪器，它的功能大家都很熟悉。本实验对设计的电子钟要求为： 1．能够对s(秒)、min(分)和h(小时)进行计时，每日按24h计时制； 2．min和h位能够调整； 3．设计要求使用自顶向下的设计方法。 数字钟的功能实际上是对s信号计数。实验板上可提供2Hz的时钟，二分频后可产生s时钟。数字钟结构上可分为两个部分c计数器和显示器。计数器又可分为s计数器、min计数器和h计数器。s计数器和min计数器由6进制和10进制计数器构成，小时计数器较复杂，需要设计一个24(或12)
songer
- 根据给出的乘法器逻辑原理图及其各模块的VHDL描述，学习利用数控分频器设计硬件乐曲演奏电路-According to the logic given multiplier module schematic and its VHDL descr iption, learning to use the numerical design of the hardware musical performances divider circuit
Mealy-FSM
- 这个程序描述的是模拟并实现了米里有限状态机的功能的实例-This procedure describes the simulation and Mealy finite state machine instance
fir
- this file contain a descr iption in vhdl of a fir it contain three part well described to similate the behavior of the this type of filter
sdi_receive
- SDI接口的源程序，工程验证过的，可以实际使用-SDI interface of the source, engineering verified, you can actually use
C
- led ,Digital electronic clock