CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .46 .47 .48 .49 .50 3051.52 .53 .54 .55 .56 ... 4323 »
  1. cf_fft_1024_8

    0下载:
  2. 这是用verilog语言实现的1024点ff程序t-This is achieved using Verilog 1024 language ff procedures point t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:11.56kb
    • 提供者:刘鹏
  1. VERcf_fft_1024_8

    0下载:
  2. 1024点8位FFT的Verilog语言实现-1024-point FFT eight Verilog language
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:11.55kb
    • 提供者:郭子荣
  1. k5

    0下载:
  2. t6his the last version of the ck!-t6his is the last version of the ck!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:11.55kb
    • 提供者:armin4224
  1. PipelineCPU

    0下载:
  2. 设计一个32位流水线MIPS微处理器,具体要求如下: 1. 至少运行下列MIPS32指令。 ①算术运算指令:ADD、ADDU、SUB、SUBU、ADDI、ADDIU。 ②逻辑运算指令:AND、OR、NOR、XOR、ANDI、ORI、XORI、SLT、SLTU、SLTI、SLTIU。 ③移位指令:SLL、SLLV、SRL、SRLV、SRA。 ④条件分支指令:BEQ、BNE、BGEZ、BGTZ、BLEZ、BLTZ。 ⑤无条件跳转指令:J、JR。 ⑥数据传送指令:LW、SW
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:11.55kb
    • 提供者:Peter
  1. verilog实现can总线

    0下载:
  2. 基于verilog实现can总线通信协议及接口操作。
  3. 所属分类:VHDL编程

    • 发布日期:2021-09-12
    • 文件大小:11.55kb
    • 提供者:hzg249332062
  1. kaynak_kod_FPGA

    0下载:
  2. CODE TO CCD İ N VERİ LOG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:11.55kb
    • 提供者:fakher
  1. cod-m

    0下载:
  2. flexible viterbi decoder using fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:11.54kb
    • 提供者:sho
  1. memc_with_fifo

    1下载:
  2. Verilog编写的Memory Controller代码,用于AMBA总线下-Verilog code written in Memory Controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:11.53kb
    • 提供者:杨奔
  1. MAX10-on-chip-flash-controller

    3下载:
  2. Altera MAX10 FPGA on-chip flash控制器代码,虽然由QII生成,但可以从中学习到很多硬件描述语言的设计方法,希望能够帮助那些正在学习VHDL语言设计的人。-Altera MAX10 FPGA on-chip flash controller code, although generated by QII, but you can learn a lot of hardware descr iption language design methods, hoping t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:11.53kb
    • 提供者:zhang
  1. vhdl

    0下载:
  2. 通过VHDL语言,实现简单的多路选择器、串行加法器、并行加法器、计数器-By VHDL language, a simple multiple-choice, serial adder, parallel adder, counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:11.53kb
    • 提供者:zdy
  1. shuangbo

    0下载:
  2. 本文档能够产生两路相位不用的正弦信号,并可以通过按键调节相位差 -May use in producing two group phase different sinusoidal signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:11.52kb
    • 提供者:快门
  1. EDA-Course-Design-Reference-topics

    0下载:
  2. eda 课程设计参考题目 希望对大家有用-Example program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:11.52kb
    • 提供者:sufuo
« 1 2 ... .46 .47 .48 .49 .50 3051.52 .53 .54 .55 .56 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭