资源列表
Mux_16to1
- Structural of a 16 to 1 MUX (Sixteen 1-bit inputs) that is built * using two 8-to-1 muxes that feed a 2-to-1 mux
digital_verilog
- digital phase_division Verilog
DECODE_8B10B_V7_1
- 这个文件描述了一个功能强悍的译码器，希望读者学习之后有自己的理解和想法，以学习到知识。-a decoder,which can make feel well .
hecheng
- 程序实现利用与算法将两个防波信号合成为一个方波输出。-The program and algorithm two wave signal synthesis is a square wave output.
sin
- 产生150+90hz波形，需接12位ad，每周期采4096个点
CComplex_CFourior
- 离散傅立叶变换的实现,基本功能：构造一个CFourior类的对象。-Discrete Fourier transform realization of the basic functions: to construct a CFourior class object.
module-Temperature
- DS18B20引脚功能 GND地，DQ数据总线，VDD电源电压 18B20共有三种形式的存储器资源，它们分别是： ROM 只读存储器，用于存放DS18B20ID编码，其前八位是单线系列编码，后面48位是芯片唯一的序列号，最后8位是以上56位的CRC码。DS18B20共64位ROM RAM 数据暂存器，数据掉电后丢失，共9个字节，每个字节8位，第1、2个字节是温度转换后的数据值信息，EEPROM 非易失性记忆体，用于存放长期需要保存的数据，上下限温度报警值和校验数据
Source
- I2C 控制器的 Verilog源程序以及I2C规范说明-The I2C bus provides a simple two-wire means of communication. This protocol is used in many applications.SDRAM modules implement a serial EEPROM that supports the I2C protocol. This is used so that a micro
code
- ADPCM解码器,4位adpcm音频数据解压缩成16位的pcm数据，采样频率为20KHz.-ADPCM decoder
Filtres
- Module to filter signals
verilog
- 主要包含了用verilog语言别写的实用于视频例如LCD等显示设备的音频与视频的控制系统，其中包括了延时代码的编写模块，希望对坐显示的有所帮助!-It contains the verilog language with written and practical at the videos of other LCD and other display devices such as audio and video control systems, including the delayed p
ZBT SRAM控制器参考设计vhdl_xilinx
- ZBT SRAM控制器参考设计，xilinx提供的VHDL源代码-ZBT SRAM controller reference design for Xilinx VHDL source code