CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .22 .23 .24 .25 .26 3127.28 .29 .30 .31 .32 ... 4323 »
  1. src

    1下载:
  2. 异步SRAM控制器,已经在DE2板子上测试可用,测试频率50MHz。-Asynchronous SRAM controller, has been on the DE2 board test available test frequency 50MHz.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-10-13
    • 文件大小:9kb
    • 提供者:wuyuehang
  1. Interleaver_Deinterleaver

    2下载:
  2. 通信中卷积交织/解交织FPGA源程序,采用verilogHDL代码实现,包含测试程序,经过验证。-Communication in the convolutional interleaving/de interleaving FPGA source program, using verilogHDL code to achieve, including test procedures, after verification.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-06-21
    • 文件大小:9kb
    • 提供者:ranbowang
  1. chaoshengbo

    0下载:
  2. 用verilog 写的基于fpga的超声波测距-Written in Verilog based on FPGA ultrasonic ranging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:9kb
    • 提供者:
  1. BKA264

    0下载:
  2. Verilog - Brent-Kung Adder 32-bits
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:9kb
    • 提供者:ody
  1. code

    1下载:
  2. 使用HLS实现的能进行手写识别的CNN网络,使用的是MNIST数据集(Realize CNN network using HLS tool)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:9kb
    • 提供者:蔡宇杰
  1. 123

    0下载:
  2. 3路输入,8路输出的译码器,利用FPGA,BASYS3板子实现该功能,文件已有源代码,仿真代码和约束文件。(3 way input, 8 way output decoder, using FPGA, BASYS3 board to achieve the function, the document already has source code, simulation code and constraint files.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:9kb
    • 提供者:智者。
  1. tpmui

    0下载:
  2. It describes the application of load forecasting, Chaos indicator for Lyapunov index calculation, Ensure accurate communication is learning a good helper.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:9kb
    • 提供者:joufiesaogai
  1. MCDF

    0下载:
  2. 设计一个多动能选择器,完整verilog代码(design a MCDF by Verilog Hdl)
  3. 所属分类:VHDL/FPGA/Verilog

  1. spi_mem_programmer-master

    0下载:
  2. spi_mem_programmer A simple verilog module for programming (Q)SPI flash memories
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:9kb
    • 提供者:d.pershin
  1. 自适应滤波器

    0下载:
  2. 自适应滤波器的VHDL代码,网上找的,经过整理,编译可以用,希望对大家有帮助(Adaptive filter VHDL code, online search, after finishing, compile, you can use, I hope all of you help)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:9kb
    • 提供者:styx0
  1. ekwgd

    0下载:
  2. Signal Processing ESPRIT method, Dual-line interpolation FFT harmonic analysis kaiser windows, Least-squares algorithm to fit a three-dimensional plane.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:9kb
    • 提供者:fentanhen
  1. jt136

    1下载:
  2. Filtering summation way broadband beamforming, Power System Transient Stability Program, can be transient stability, Monte Carlo simulation method of calculating the American option price and basic descr iption.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:9kb
    • 提供者:pengensui
« 1 2 ... .22 .23 .24 .25 .26 3127.28 .29 .30 .31 .32 ... 4323 »
搜珍网 www.dssz.com