资源列表
src
- FIR滤波器的设计，完整包括RTL代码、testbench等，清晰易懂。-FIR filter design, complete coverage of RTL code, testbench, etc., clear and understandable.
uart_verilog
- 串口的Verilog源程序，可以用modelsim下进行仿真调试-Serial port of the Verilog source code can be carried out under the modelsim simulation debugging
traffic_lights
- 十字路口的交通指挥信号灯，控制要求如下： （1）信号灯受一个起动开关控制，当起动开关接通时，信号系统开始工作，且先南北红灯亮，东西绿灯亮。当起动开关断开时，所有信号灯都熄灭。 （2）南北绿灯和东西绿灯不能同时亮，如果同时亮时应关闭信号灯系统，并报警。 （3）南北红灯亮维持26S。在南北红灯亮的同时东西绿灯也亮，并维持20S。到20S时，东西绿灯闪烁，闪烁4S后熄灭。在东西绿灯熄灭时，东西黄灯亮，并维持2S。到2S时，东西黄灯熄，东西红灯亮。同时，南北红灯熄灭，南北绿灯亮。 （4）
pwm.c
- pwm example with avr microcontroler
uart_verilog
- 用verilog语言编写的UART通信，经过调试可用。-edited in verilog language
ethernetframe
- 实现ethernet帧的解析，读入一个文件，将文件中的帧逐个解析并输出，进行CRC校验-Ethernet frame to achieve the resolution, read a file, the file-by-frame analysis and output, the CRC check
altera-uart
- ALTERA UART sopc 软核的VHDL描述-ALTERA UART VHDL DESCRIBE
i2c
- 用verilog写的I2C读写代码，用拨码开关输入数据，按键写入和读出，在LED数码管上显示。-I2C read and write code written in verilog DIP switch input data, key writing and reading, LED digital tube display.
ram
- ram single-port RAM in write-first mode.
project4
- 设计一个14阶FIR滤波器，已给出滤波器系数以及验证程序-A 14-stage FIR filter design, has given the filter coefficients and the validation process
RAM
- 用VHDL编写一个字长16位，容量128B的RAM控制实现程序，并进行设计综合和功能模拟 。含源程序，及实验要求。适合初学者学习使用。-VHDL prepared with a 16-bit word length, 128B of the RAM capacity to achieve process control and design of analog integrated and functional. Containing source code, and experimental
soft_demapper
- This is soft demapper algorithm